发明名称 晶体管及其制造方法
摘要 本发明涉及晶体管及其制造方法。本发明的晶体管包括:半导体衬底;形成在所述半导体衬底上的栅极电介质;形成在所述栅极电介质上的栅极;位于所述栅极电介质下方的沟道区;位于所述半导体衬底中、且分别在所述沟道区两侧的源区和漏区,其中至少所述源区和漏区之一包含毗邻所述沟道区、在垂直于所述半导体衬底的表面的方向上排列的一组位错,该组位错包含至少两个位错。
申请公布号 CN102468166B 申请公布日期 2015.01.28
申请号 CN201010532062.9 申请日期 2010.10.29
申请人 中国科学院微电子研究所 发明人 尹海洲;朱慧珑;骆志炯
分类号 H01L21/336(2006.01)I;H01L21/265(2006.01)I;H01L29/78(2006.01)I;H01L29/32(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 李娜;王洪斌
主权项 一种晶体管的制造方法,包括如下步骤:在半导体衬底上形成栅极电介质;在所述栅极电介质上形成栅极;对位于所述衬底中且分别在所述栅极两侧的所述半导体衬底的第一区和第二区进行第一离子注入步骤,该第一离子注入步骤的注入深度为第一深度;在该第一离子注入步骤之后进行退火,使得在所述第一区和第二区中均形成位错;对所述第一区和第二区之一或二者执行第二离子注入步骤,该第二离子注入步骤的注入深度为第二深度,该第二深度小于第一深度;以及在该第二离子注入步骤之后进行退火,使得在所述第一区和第二区中均形成位错,其中在执行所述第一离子注入步骤和第二离子注入步骤之一或二者之前,在所述第一区和第二区上方选择性地形成掩膜层,使得至少所述第一区和第二区之一的一部分或多个部分被覆盖,所述多个部分中相邻的部分之间未被所述掩膜层覆盖。
地址 100029 北京市朝阳区北土城西路3号