威尔金森功率分配/合成器及其设计方法

摘要

本发明提供一种威尔金森功率分配/合成器及其设计方法，其中，所述威尔金森功率分配/合成器至少包括：一个主路端口、至少两个支路端口和至少两路传输线，其中，所述传输线的路数与所述支路端口的个数相匹配，所述主路端口通过各路传输线分别连接各个支路端口；所述主路端口还连接具有复数阻抗或实数阻抗的主路负载；每个支路端口均连接具有复数阻抗或实数阻抗的支路负载，且每两个支路端口之间还连接具有复数阻抗的隔离负载。本发明的威尔金森功率分配/合成器，采用复数阻抗的源负载或者匹配负载，大大增加了实际电路设计的灵活性，传输线长度可以根据实际需要灵活设计，从而能通过减小传输线长度，来减小PCB电路的面积和插损。

主权项

一种威尔金森功率分配/合成器，其特征在于，所述威尔金森功率分配/合成器至少包括：一个主路端口、至少两个支路端口和至少两路传输线，其中，所述传输线的路数与所述支路端口的个数相匹配，所述主路端口通过各路传输线分别连接各个支路端口；所述主路端口还连接具有复数阻抗或实数阻抗的主路负载；每个支路端口均连接具有复数阻抗或实数阻抗的支路负载，且每两个支路端口之间还连接具有复数阻抗的隔离负载；其中，所述主路端口为功率输出端、所述支路端口为信号源输入端时，所述主路负载为匹配负载，所述支路负载为源负载；所述主路端口为信号源输入端、所述支路端口为功率输出端时，所述主路负载为源负载，所述支路负载为匹配负载。