| 主权项 |
1.一种半导体装置,其为至少包含,第一导电层,系形成于半导体基板的主表面上,且具有第一宽度,并包含第一浓度之杂质;以及第二导电层,系形成于前述第一导电层上,且具有与前述第一宽度相异的第二宽度,并包含与前述第一浓度相异之第二浓度的杂质,其实质上具备左右对称之横剖面形状的闸极电极部。2.如申请专利范围第1项之半导体装置,其中,前述第二浓度高于第一浓度,前述闸极电极部,系使闸极绝缘膜介在于前述半导体基板上而形成,且在前述半导体基板之主表面上,夹住前述闸极电极部以形成一对源极汲极区域。3.如申请专利范围第1项之半导体装置,其至少包含各别与前述第二导电层之两侧面接触的侧壁绝缘膜,而前述侧壁绝缘膜之上端,比前述第二导电层之上面高。4.如申请专利范围第3项之半导体装置,其在前述半导体基板之主表面上,包含有,夹住闸极电极部所形成的一对源极汲极区域;以及前述第二导电层之上面及一对源极汲极区域之表面上所形成的金属化合物膜。5.如申请专利范围第1至4项中任一项之半导体装置,其使隧道膜介在于第一导电层及第二导电层之间。6.一种半导体装置,其具备有:闸极电极部,形成于半导体基板之主表面上;一对源极汲极区域,在前述半导体基板之主表面上夹住前述闸极电极部而形成,前述闸极电极部,包含有,于前述半导体基板之前述主表面上介在闸极绝缘膜而形成预定宽度之导电层和;形成于前述半导体基板上之第一绝缘膜覆盖在前述导电层;以及第二绝缘膜,形成于与前述导电层之两侧面接触的前述第一绝缘膜表面上,而其蚀刻特性与前述第一绝缘膜不同。7.一种半导体装置之制造方法,其具备有,在半导体基板上,形成介在闸极绝缘膜且包含第一浓度杂质之第一导电层的制程;在前述第一导电层上,形成包含与前述第一浓度不同的第二浓度杂质之第二导电层的制程;将前述第二导电层上所形成的预定宽度之光阻图案当作罩幕,且前述在第二导电层上施予异方性蚀刻,以使前述第一导电层之表面露出的制程;藉由实施热处理,在前述第二导电层之表面及露出的前述第一导电层上形成氧化膜的制程;以及除去前述氧化膜的制程。8.如申请专利范围第7项之半导体装置之制造方法,其中,包含有,前述第二浓度,高于前述第一浓度,且将前述氧化膜被除去之前述第一导电层及前述第二导电层当作罩幕,而在前述半导体基板的主表面上注入预定导电型之杂质离子的制程。9.如申请专利范围第7或8项之半导体装置之制造方法,其包含在形成前述第一导电层的制程及形成第二导电层的制程之间,形成隧道膜的制程。10.如申请专利范围第8项之半导体装置之制造方法,其在露出前述第一导电层之表面的制程及形成前述氧化膜的制程之间,包含有,为了覆盖前述第二导电层,而在前述第一导电层上形成绝缘膜的制程;以及在前述绝缘膜上施予异方性蚀刻,以在前述第二导电层之两侧面上形成侧壁绝缘膜的制程。11.如申请专利范围第10项之半导体装置之制造方法,其在注入杂质离子的制程之后,包含有,在前述半导体基板上形成金属膜覆盖前述第二导电层及前述侧壁绝缘膜的制程;藉由实施热处理,在与前述半导体基板或前述第二导电层接触的金属膜上形成金属化合物层的制程;以及留下前述金属化合物之后,除去前述金属膜的制程。12.一种半导体装置之制造方法,具备有,在前述半导体基板之主表面上形成闸极电极部的制程;以及在前述半导体基板的主表面上,夹住前述闸极电极部以形成一对源极汲极区域的制程;其中,形成前述闸极电极部的制程系包含有,在前述半导体基板的主表面上,介在绝缘膜而形成预定宽度的导电层的制程;在前述半导体基板上形成第一绝缘膜覆盖前述导电层的制程;在前述第一绝缘膜上,形成蚀刻特性与前述第一绝缘膜不同的第二绝缘膜的制程;以及在前述第二绝缘膜之全面上施予异方性蚀刻,在与前述导电层之两侧面接触的前述第一绝缘膜之表面上形成侧壁绝缘膜的制程。13.一种半导体装置之制造方法,具备有,在半导体基板之主表面上形成闸极电极部的制程;以及在前述半导体基板之主表面上,夹住前述闸极电极部而形成一对源极汲极区域的制程,其中,形成前述闸极电极部的制程包含有,在前述半导体基板的主表面上,介在绝缘膜而形成第一导电层的制程;在前述第一导电层上,形成第二导电层的制程;将前述第二导电层上所形成的预定宽度之光阻图案当作罩幕,且在前述第二导电层上施予异方性蚀刻,以露出前述第一导电层之表面的制程;在前述第二导电层之两侧面形成侧壁绝缘膜;以及藉由在前述第一导电层上施予等方性蚀刻,以除去已露出的前述第一导电层的制程。图式简单说明:第一图显示有关本发明实施形态1之半导体装置之制造方法之一制程的剖面图。第二图显示在实施之形态1中,第一图所示之制程之后所进行的制程之剖面图。第三图显示在实施之形态1中,第二图所示之制程之后所进行的制程之剖面图。第四图显示在实施之形态1中,第三图所示之制程之后所进行的制程之剖面图。第五图显示在实施之形态1中,第四图所示之制程之后所进行的制程之剖面图。第六图显示在实施之形态1中,氧化膜厚之氧化时间相关性的图表。第七图显示在实施之形态1中,第五图所示之制程之后所进行的制程之剖面图。第八图显示在实施之形态1中,第七图所示之制程之后所进行的制程之剖面图。第九图显示在实施之形态1中,第五图所示之制程之后所进行的制程之剖面图。第十图显示在实施之形态1中,第九图所示之制程之后所进行的制程之剖面图。第十一图显示有关本发明实施形态2之半导体装置之制造方法之一制程的剖面图。第十二图显示在实施之形态2中,第十一图所示之制程之后所进行的制程之剖面图。第十三图显示在实施之形态2中,第十二图所示之制程之后所进行的制程之剖面图。第十四图显示在实施之形态2中,第十三图所示之制程之后所进行的制程之剖面图。第十五图显示在实施之形态2中,第十四图所示之制程之后所进行的制程之剖面图。第十六图显示在实施之形态2中,第十五图所示之制程之后所进行的制程之剖面图。第十七图显示在实施之形态2中,第十六图所示之制程之后所进行的制程之剖面图。第十八图显示在实施之形态2中,第十七图所示之制程之后所进行的制程之剖面图。第十九图显示在实施之形态2中,第十二图所示之制程之后所进行的制程之剖面图。第二十图为实施形态2中之半导体装置之一剖面图。第二十一图显示有关本发明实施形态3之半导体装置之制造方法之一制程的剖面图。第二十二图显示在实施之形态3中,第二十一图所示之制程之后所进行的制程之剖面图。第二十三图显示在实施之形态3中,第二十二图所示之制程之后所进行的制程之剖面图。第二十四图显示有关本发明实施形态4之半导体装置之制造方法之一制程的剖面图。第二十五图显示在实施之形态3中,第二十四图所示之制程之后所进行的制程之剖面图。第二十六图显示习知半导体装置之制造方法之一制程的剖面图。第二十七图显示第二十六图所示之制程之后所进行的制程之剖面图。第二十八图显示第二十七图所示之制程之后所进行的制程之剖面图。第二十九图为第二十八图所示之制程的局部放大图。第三十图显示第一引用例中之半导体装置之制造方法之一制程的剖面图。第三十一图显示第三十图所示之制程之后所进行的制程之剖面图。第三十二图显示第三十一图所示之制程之后所进行的制程之剖面图。第三十三图显示第三十二图所示之制程之后所进行的制程之剖面图。第三十四图显示第二引用例中之半导体装置之制造方法之一制程的剖面图。第三十五图显示第三十四图所示之制程之后所进行的制程之剖面图。第三十六图显示第三十五图所示之制程之后所进行的制程之剖面图。第三十七图显示第三十六图所示之制程之后所进行的制程之剖面图。第三十八图显示第三十七图所示之制程之后所进行的制程之剖面图。第三十九图显示第三十八图所示之制程之后所进行的制程之剖面图。 |
