发明名称 | 高速电路系统中的电源分配网络 | ||
摘要 | 本发明公开了一种高速电路系统中的电源分配网络,在埋置电容的一侧金属面上局部性的刻蚀互补开口环谐振器,另外一侧的金属面保持完整;同时在埋置电容的上下两侧各加上一层FR-4介质,使用SMA同轴接头将电路板连接到矢量网络分析仪来测试其端口间噪声抑制传输系数。本发明有效解决高速电路系统中同步开关噪声抑制频带不够宽,抑制程度不够深的问题,同时对电路的返回电流路径的破坏性较小,基于本发明的混合高速电路系统具有良好的电源完整性,便于标准印刷电路板工艺加工。 | ||
申请公布号 | CN102522962B | 申请公布日期 | 2015.01.14 |
申请号 | CN201110358806.4 | 申请日期 | 2011.11.14 |
申请人 | 上海交通大学 | 发明人 | 朱浩然;毛军发 |
分类号 | H03H17/02(2006.01)I | 主分类号 | H03H17/02(2006.01)I |
代理机构 | 上海汉声知识产权代理有限公司 31236 | 代理人 | 郭国中 |
主权项 | 一种高速电路系统中的电源分配网络,其特征在于:包括电源平面分布拓扑结构、埋置电容和互补开口环谐振器,所述互补开口环谐振器根据所述的电源平面分布拓扑结构刻蚀在埋置电容的金属面上,在所述埋置电容的一侧金属面上局部性的刻蚀所述互补开口环谐振器,另外一侧的金属面保持完整,用来对电源面与地平面之间的同步开关噪声进行抑制,改善高速电路系统电源完整性;所述电源平面分布拓扑结构是一种局部抑制拓扑结构,在混合高速电路系统中,高速数字电路和射频/模拟电路分布在不同的区域,所述互补开口环谐振器分布在高速数字电路和射频/模拟电路所对应的区域,测试端口分别位于所述谐振器中心;相比较全局抑制拓扑结构,局部抑制拓扑结构在对同步开关噪声宽阻带抑制的同时,对电源平面的电流返回路径破坏小,从而保证电路的信号完整性。 | ||
地址 | 200240 上海市闵行区东川路800号 |