| 主权项 |
1.一种储値卡内之计値方法,该储存卡包括复数个层级以及复数个删除保护位元,每一该层级包括至少一位元,且分别对应于该些删除保护位元,任一该位元以及任一该删除保护位元具有一原始状态以及一写入状态,而于第一次计値过程中,最先考虑改变状态之该位元为一计算起始位元,而于任一次计値过程中,对该些位元考虑改变状态之先后顺序则称为一计算路径,该计値方法包括:根据计値之总数,分别设定该些位元之起始状态;依照该计算路径考量,将仍处于该原始状态而最接近该计算起始位元的该位元,从该原始状态转换为该写入状态;当在该计算路径上,距离该计算起始位元较远的一较高层级中的任一该些位元,从该原始状态转换为该写入状态时,距离该计算起始位元比该较高层级为近的任一较低层级所对应的该删除保护位元,就会同时转换为该写入状态;以及当该删除保护位元位于该写入状态时,则对应之该层级中之任一该些位元以及该删除保护位元,就可同时更动至该原始状态。2.如申请专利范围第1项所述之计値方法,其中该计算路径上,距离该计算起始位元最远的一最高层级所对应之该删除保护位元,系固定于该原始状态。3.如申请专利范围第2项所述之计値方法,更包括内建一安全密码。4.如申请专利范围第3项所述之计値方法,其中当该安全密码确认通过后,该最高层级所对应之该删除保护位元就可以转换为该写入状态。5.如申请专利范围第1项所述之计値方法,其中任一该删除保护位元不能单独自该原始状态转换为该写入状态,也不能单独自该写入状态转换为该原始状态。6.一种储値卡内之计値装置,包括:一记忆体阵列,包括复数个层级,且任一该些层级包括至少一记忆体细胞,其中,任一该记忆体细胞代表高低不同的一数値,而任一该层级则代表高低不同之一位阶;以及一控制电路,用以控制任一该些层级内之任一该记忆体细胞状态的改变,其中,该控制电路对应于任一该些层级有一控制记忆闸,而当任一该些层级中之任一该记忆体细胞状态改变时,对应于比该层级所代表之该位阶低的任一较低层级的该控制记忆闸,就会被同时转换为一更动预警状态,而当侦测到该更动预警状态时,对应于该控制记忆闸的该较低层级中的该记忆体细胞状态就会允许被重设。7.如申请专利范围第6项所述之计値装置,其中该记忆体阵列系由一电性可抹除可程式化非挥发性记忆体(EEPROM)所组成。8.如申请专利范围第7项所述之计値装置,其中该电性可抹除可程式化非挥发性记忆体,系以一非或型方法组合成该记忆体阵列。9.如申请专利范围第6项所述之计値装置,其中该记忆体细胞状态的改变系为改变该记忆体细胞中导通临界电压的层级。10.如申请专利范围第6项所述之计値装置,其中该控制记忆闸在对应于该控制记忆闸在该较低层级中的该记忆体细胞状态被重设时,也会被重设至原来的状态。图式简单说明:第一图绘示的是习知技术中电路运作的时脉图;第二图绘示的是根据本发明之一较佳实施例的运行流程图;第三图A绘示的是根据本发明之一较佳实施例的系统方块图;第三图B绘示的是根据本发明之一较佳实施例的电路结构图;以及第三图C绘示的是根据本发明之一较佳实施例的运作时脉图。 |
