电路结构

摘要

本发明一实施例提供一种电路结构，包括基底，包括较高部分及较低部分；图案化遮罩层，位于基底之较高部分上，且与较高部分直接接触，图案化遮罩层包括复数个间隔；缓冲/成核层，沉积于基底之上，且位于图案化遮罩层之间隔之中；以及三-五族化合物半导体层，位于图案化遮罩层之间隔之中，且位于缓冲/成核层之上，并进一步延伸至间隔之上而于图案化遮罩层及图案化遮罩层之间隔上形成连续层。

主权项

一种电路结构，包括：一基底，包括一较高部分及一较低部分，其中该较低部分包括一基底材料，该较高部分包括该基底材料及碳，该较高部分的一碳浓度高于该较低部分的一碳浓度；一图案化遮罩层，位于该基底之该较高部分上，且与该较高部分直接接触，该图案化遮罩层包括复数个间隔；一缓冲/成核层，沉积于该基底之上，且位于该图案化遮罩层之该些间隔之中；以及一三-五族化合物半导体层，位于该图案化遮罩层之该些间隔之中，且位于该缓冲/成核层之上，并进一步延伸至该些间隔之上而于该图案化遮罩层及该图案化遮罩层之该些间隔上形成一连续层。