积体电路之布局结构及方法

摘要

本发明系揭露一种积体电路之布局结构及方法，藉由建立具有不同单元高度的电路单元列，来放置具有不同单元高度的电路单元，可使积体电路整体之布局面积得到更好的利用，因而减少因电路单元高度不必要的一致”所浪费的布局面积，以增进积体电路的整体集积度。