时脉电路及校准时脉电路之频率之方法

摘要

本发明呈现一种针对一过程独立、基于自我校准松弛之时脉源之技术及对应电路。此处所呈现之技术及电路可显着地减少校准所需要之时间及成本。该基于松弛之时脉源产生一时脉信号，该时脉信号之频率相依于一修整值。自一初始修整值开始，产生该时脉信号，将其频率与一参考时脉频率值相比较，且每次将该修整值对应地向下或向上调整一位元。在此过程已持续一段时间之后，使用最小-最大逻辑来确定最大及最小修整值，且基于此等值设定该时脉之最终修整值。亦可使用此校准过程来提取一特定晶片之矽上实施方案处于快过程拐角还是处于慢过程拐角及其程度。

主权项

一种时脉电路，其包含：一时脉产生电路，其包括产生一可校准输出时脉信号之一松弛振荡器(relaxation oscillator)，该可校准输出时脉信号具有相依于一修整值之一频率；一频率比较电路，其经连接以接收一参考时脉信号及由该可校准时脉信号得出之一回馈时脉信号且提供该回馈时脉信号是否具有高于或低于该参考频率之一频率的一指示；及一修整值调整电路，其包括：一升降计数器(up-down counter)，其经连接以接收该指示，且自一初始/预设修整值开始，回应于该指示而将该修整值调整为较高或较低；及最小-最大逻辑，其中回应于断定(asserted)之一启用信号而确定该等修整值之最小值及最大值且回应于去断定(de-asserted)之该启用信号而将该修整值设定为由该等修整值之该最小值及最大值得出之一值。