| 主权项 |
一种集成功率MOSFET器件，包括：衬底（10，65）；第一导电类型的外延层，该外延层和该衬底分别定义了第一表面(110a)和第二表面(110b)；第二导电类型的下沉区(17b)，从该第一表面延伸穿过该外延层并与该衬底电接触；第二导电类型的本体区（22），在该下沉区内从该第一表面延伸；第一导电类型的源极区(25)，在该本体区内从该第一表面延伸，该源极区在该本体区内限定了沟道区（22a）并面对该第一表面；栅极区(19)，在该沟道区之上、在该第一表面上延伸并与该第一表面电绝缘；源极接触（30），在该第一表面上延伸并与该本体区和该源极区电连接；漏极接触(31)，在该第一表面上延伸并与该外延层电连接；以及源极金属化区（104），在该第二表面上延伸并电连接于该衬底。2. 根据权利要求1的器件，其中该下沉区（17b）延伸至该衬底（10，65）。3. 根据权利要求1的器件，包括从该第一表面(110a)延伸穿过该本体区（22)、该下沉区（17b）以及部分该衬底（10,65）的沟槽(66)，该沟槽填充有与该衬底和该源极电极（30）直接电接触的金属材料（67）。4. 根据权利要求1的器件，包括边缘结构，边缘结构包括第二导电类型的、从该第一表面（110a）延伸穿过该外延层并与该衬底(10,65)电接触的边缘区(17a)，该边缘区在容纳了下沉区(17b)、本体区（22）及源极区（25）的该外延层中限定了有源区域（16）。5. 根据权利要求4的器件，其中该边缘结构进一步包括在该边缘区（17a)之上、在该第一表面（110a) 上延伸并与该第一表面(110a) 电绝缘的半导体材料区(61)，并且边缘金属化 (101)在该半导体材料区上延伸并电连接到该半导体材料区，该器件（1）进一步包括在该第一表面(110a)上延伸并电连接到该边缘金属化的栅极金属化(103)，以及在除了该栅极金属化(103)之外的整个有源区域（16）的该第一表面上延伸的漏极金属化（102）。6. 根据权利要求5的器件，其中该栅极区包括从该半导体材料区(61)的第一侧在该第一表面（110a）上延伸的至少一个多晶硅线。7. 根据权利要求6的器件，其中该栅极区进一步包括在相对于该多晶硅线的横向方向上、从该半导体材料区（61）的第二侧在该第一表面（110a)上延伸的栅极指（5.1、5.2）。8. 根据权利要求1的器件，包括布置在该衬底(10,65)和该外延层之间的第一导电类型的阻挡区（12）。9. 根据权利要求1的器件，其中该衬底(10,65)具有第二导电类型并邻近该外延层，或该衬底(10,65)具有第一导电类型，并在该衬底(10,65)和第一导电类型的外延层（13）之间具有延伸的第二导电类型的中间外延层（68）。10. 根据权利要求1的器件，其中该衬底(10,65)、该下沉区(17b)、该本体区（22）、该源极区（25）以及该栅极区（19）形成第一MOS晶体管（1.1)，并且该本体容纳有在该第一MOS晶体管的旁边布置的第二MOS晶体管(1.2),其中该衬底（10,65）形成了该第一和第二MOS晶体管的公共源极区。11. 根据权利要求10的器件，包括第二导电类型的第一和第二边缘区（17a），其在该外延层中从该第一表面（110a）向该衬底（10,65）延伸并分别包围第一和第二有源区域(16)，该第一和第二有源区域 (16)分别容纳第一和第二 MOS晶体管(1.1、1.2)，其中第一和第二多晶硅区(61) 分别在该第一和第二边缘区（17a）之上、在该第一表面(110a)上延伸，并且连接到各自的边缘金属化（101.1、101.2）。12. 根据权利要求11的器件，包括在该第一表面(110a)上延伸、并分别电连接到该第一和第二边缘金属化（101.1、101.2)的第一和第二栅极金属化(103.1、103.2)，以及在该第一表面上延伸并分别被该第一和第二边缘金属化包围的第一和第二漏极金属化（102.1、102.2)。13. 一种制造集成功率MOSFET器件的工艺，包括步骤：形成半导体材料的衬底（10，65）；在该衬底上形成第一导电类型的外延层和第一表面（110a)，该衬底定义了第二表面(110b)；形成从该第一表面延伸穿过该外延层的第二导电类型的下沉区（17b）；在该下沉区内形成第二导电类型的本体区（22）；在该本体区内并面对该第一表面形成第一导电类型的源极区(25)，以及该源极区（25）横向地限定的沟道区（22a）；在该沟道区（22a）之上，形成位于该第一表面(110a)顶部上、并与该第一表面（110a）电绝缘的栅极区（19）；在该第一表面上形成电连接到该本体区并电连接到该源极区的源极接触（30)，以及在该第一表面上形成电连接到该外延层的漏极接触（31）；以及在该第二表面(110b)上形成电连接到该衬底(10，65)的源极金属化区(104)。14. 根据权利要求13的方法，进一步包括步骤：形成从该第一表面（110a）穿过该本体区（22）和该下沉区(17b) 直达该衬底（10,65）的沟槽（66）；以及用与该衬底 (10,65)和该源极电极（30）电接触的金属材料（67）填充该沟槽。15. 根据权利要求13的工艺，其中形成该下沉区(17b)的步骤包括同时还形成从该第一表面（110a）朝向该衬底（10,65）穿过该外延层的第二导电类型的边缘区(17a)，该边缘区在容纳了下沉区（17b)、本体区(22)和源极区（25）的外延层中限定了有源区域（16）。16. 根据权利要求15的工艺，其中形成栅极区 (19)的步骤包括同时还在该边缘区(17a)之上、在该第一表面(110a)上并与该第一表面 (110a)电绝缘地形成半导体材料区(61)。17. 根据权利要求16的工艺，进一步包括同时形成：在该半导体材料区(61)上并与该半导体材料区(61)电连接的边缘金属化（101）；在该第一表面(110a)上并与该边缘金属化(101)电连接的栅极金属化(103)；以及相对于该栅极金属化的横向上在该整个有源区域(16)上延伸的漏极金属化（102）。18. 根据权利要求13的工艺，其中形成外延层和下沉区的步骤包括：形成第一导电类型的第一外延层（80）；向该第一外延层中选择性引入第二导电类型的第一掺杂物（7）；在该第一外延层上形成第一导电类型的第二外延层（81）；在该第二外延层中与该第一掺杂物垂直对准地选择性引入第二导电类型的第二掺杂物（8）；以及扩散该第一和第二掺杂物以形成该下沉区（17a）。19. 一种共源极功率电子器件，包括根据权利要求1的集成功率MOSFET器件。20. 根据权利要求19的共源极功率电子器件，其形成了选自LLC谐振变换器、电机控制器件和驱动电感负载的器件中的一种。 |
