一种三多晶应变SiGe BiCMOS集成器件及制备方法

摘要

本发明公开了一种三多晶应变SiGe BiCMOS集成器件及制备方法，首先制备SOI衬底，刻蚀双极器件区域，在该区域制备三多晶SiGe HBT器件，接着光刻MOS有源区，在该区域连续生长Si缓冲层、应变SiGe层、本征Si层，分别形成NMOS和PMOS器件有源区，在MOS器件有源区淀积SiO₂和多晶硅，通过刻蚀制备伪栅，采用自对准工艺形成MOS器件的轻掺杂源漏和源漏，然后去除伪栅，制备形成栅介质氧化镧和金属钨形成栅极，最后金属化，光刻引线制成集成器件及电路。本发明的制备过程采用自对准工艺，MOS结构中采用了轻掺杂源漏结构，有效地抑制了热载流子对器件性能的影响，提高了器件的可靠性。

主权项

一种三多晶应变SiGeBiCMOS集成器件的制备方法，其特征在于，包括如下步骤： 第一步、选取两片N型掺杂的Si片，其中两片掺杂浓度均为1～5×10¹⁵cm^‑3，对两片Si片表面进行氧化，氧化层厚度为0.5～1μm；将其中的一片作为上层的基体材料，并在该基体材料中注入氢，将另一片作为下层的基体材料；采用化学机械抛光(CMP)工艺对两个氧化层表面进行抛光； 第二步、将两片Si片氧化层相对置于超高真空环境中在350～480℃的温度下实现键合；将键合后的Si片温度升高100～200℃，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留150～200nm的Si材料，并在其断裂表面进行化学机械抛光(CMP)，形成SOI衬底； 第三步、在衬底表面热氧化一层厚度为300～500nm的SiO₂层，光刻隔离区域，利用干法刻蚀工艺，在深槽隔离区域刻蚀出深度为3～5μm的深槽；利用化学气相淀积(CVD)的方法，在600～800℃，在深槽内填充SiO₂，用化学机械抛光(CMP)方法，去除表面多余的氧化层，形成深槽隔离； 第四步、光刻HBT器件有源区，利用干法刻蚀工艺，在HBT器件有源区，刻蚀出深度为2～3μm的深槽，将中间的氧化层刻透；在HBT器件有源区外延生长一层掺杂浓度为1×10¹⁶～1×10¹⁷cm^‑3的Si层，厚度为2～3μm，作为集电区； 第五步、利用化学气相淀积(CVD)的方法，在600～800℃，在外延Si层表面淀积一层厚度为500～700nm的SiO₂层，光刻集电极接触区窗口，对衬底进行磷注入，使集电极接触区掺杂浓度为1×10¹⁹～1×10²⁰cm^‑3，形成集电极接触区域，再将衬底在950～1100℃温度下，退火15～120s，进行杂质激活； 第六步、刻蚀掉衬底表面的氧化层，利用化学气相淀积(CVD)方法，在600～800℃，在衬底表面淀积二层材料：第一层为SiO₂层，厚度为20～40nm；第二层为P型Poly‑Si层，厚度为200～400nm，掺杂浓度为1×10²⁰～1×10²¹cm^‑3； 第七步、光刻Poly‑Si，形成外基区，利用化学气相淀积(CVD)方法，在 600～800℃，在衬底表面淀积SiO₂层，厚度为200～400nm，利用化学机械抛光(CMP)的方法去除Poly‑Si表面的SiO₂； 第八步、利用化学气相淀积(CVD)方法，在600～800℃，淀积一层SiN层，厚度为50～100nm，光刻发射区窗口，刻蚀掉发射区窗口内的SiN层和Poly‑Si层；再利用化学气相淀积(CVD)方法，在600～800℃，在衬底表面淀积一层SiN层，厚度为10～20nm，干法刻蚀掉发射窗SiN，形成侧墙； 第九步、利用湿法刻蚀，对窗口内SiO₂层进行过腐蚀，形成基区区域，利用化学气相淀积(CVD)方法，在600～750℃，在基区区域选择性生长SiGe基区，Ge组分为15～25％，掺杂浓度为5×10¹⁸～5×10¹⁹cm^‑3，厚度为20～60nm； 第十步、光刻集电极窗口，利用化学气相淀积(CVD)方法，在600～800℃，在衬底表面淀积Poly‑Si，厚度为200～400nm，再对衬底进行磷注入，并利用化学机械抛光(CMP)去除发射极和集电极接触孔区域以外表面的Poly‑Si，形成发射极和集电极； 第十一步、利用化学气相淀积(CVD)方法，在600～800℃，在衬底表面淀积SiO₂层，光刻集电极接触孔，并对该接触孔进行磷注入，以提高接触孔内的Poly‑Si的掺杂浓度，使其达到1×10¹⁹～1×10²⁰cm^‑3，最后去除表面的SiO₂层； 第十二步、利用化学气相淀积(CVD)方法，在600～800℃，在衬底表面淀积SiO₂层，在950～1100℃温度下，退火15～120s，进行杂质激活； 第十三步、光刻MOS有源区，利用干法刻蚀工艺，在MOS有源区刻蚀出深度为100～140nm的浅槽，利用化学气相淀积(CVD)方法，在600～750℃，在该浅槽中连续生长三层材料：第一层是厚度为80～120nm的N型Si缓冲层，该层掺杂浓度为1～5×10¹⁵cm^‑3；第二层是厚度为10～15nm的N型SiGe外延层，该层Ge组分为15～30％，掺杂浓度为1～5×10¹⁶cm^‑3；第三层是厚度为3～5nm的本征弛豫Si层； 第十四步、利用化学气相淀积(CVD)方法，在600～800℃，在外延材料 表面淀积一层厚度为300～500nm的SiO₂层；光刻PMOS器件有源区，对PMOS器件有源区进行N型离子注入，使其掺杂浓度达到1～5×10¹⁷cm^‑3；光刻NMOS器件有源区，利用离子注入工艺对NMOS器件区域进行P型离子注入，形成NMOS器件有源区P阱，P阱掺杂浓度为1～5×10¹⁷cm^‑3； 第十五步、利用湿法刻蚀，刻蚀掉表面的SiO₂层，利用化学气相淀积(CVD)方法，在600～800℃，在衬底表面淀积一层厚度为3～5nm的SiN层作为栅介质和一层厚度为300～500nm的本征Poly‑Si层，光刻Poly‑Si栅和栅介质，形成22～350nm长的伪栅； 第十六步、利用离子注入，分别对NMOS器件有源区和PMOS器件有源区进行N型和P型离子注入，形成N型轻掺杂源漏结构(N‑LDD)和P型轻掺杂源漏结构(P‑LDD)，掺杂浓度均为1～5×10¹⁸cm^‑3； 第十七步、利用化学气相淀积(CVD)方法，在600～800℃，在衬底表面淀积一层厚度为5～15nm的SiO₂层，利用干法刻蚀工艺，刻蚀掉表面的SiO₂层，保留Poly‑Si栅和栅介质侧面的SiO₂，形成侧墙； 第十八步、光刻出PMOS器件有源区，利用离子注入技术自对准形成PMOS器件的源漏区；光刻出NMOS器件有源区，利用离子注入技术自对准形成NMOS器件的源漏区；将衬底在950～1100℃温度下，退火15～120s，进行杂质激活； 第十九步、用化学气相淀积(CVD)方法，在600～800℃，在衬底表面淀积一层SiO₂，厚度为300～500nm，利用化学机械抛光(CMP)技术，将SiO₂平坦化到栅极表面； 第二十步、利用湿法刻蚀将伪栅极完全去除，留下氧化层上的栅堆叠的自对准压印，在衬底表面生长一层厚度为2～5nm的氧化镧(La₂O₃)；在衬底表面溅射一层金属钨(W)，最后利用化学机械抛光(CMP)技术将栅极区域以外的金属钨(W)及氧化镧(La₂O₃)除去； 第二十一步、利用化学气相淀积(CVD)方法，在600～800℃，表面生长 一层SiO₂层，并光刻引线孔； 第二十二步、金属化、光刻引线，形成漏极、源极和栅极以及发射极、基极、集电极金属引线，构成导电沟道为22～350nm的三多晶应变SiGeBiCMOS集成器件。