全差分运算放大器模块电路、模数转换器和读出电路

摘要

本发明实施例公开了一种全差分运算放大器模块电路，包括折叠式共源共栅全差分运算放大器和时钟馈通频率补偿电路，该电路包括电容性元件。电容性元件一端连接到折叠式共源共栅全差分运算放大器的偏压输入端，另一端连接到时钟信号CLK。该时钟信号CLK通过电容性元件馈通到偏压输入端，从而改变偏压输入端nbias1处的电压。本发明的实施例中，增加了一个电容性元件及控制时钟信号CLK的时钟馈通频率补偿电路，能够得到较好的阶跃响应及稳定的建立时间，对全差分运算放大器有很好的频率补偿效果。

主权项

一种全差分运算放大器模块电路，其特征在于，包括：折叠式共源共栅全差分运算放大器，所述折叠式共源共栅全差分运算放大器的输入级包括偏置电路，所述偏置电路具有偏压输入端（nbias1）；时钟馈通频率补偿电路，所述时钟馈通频率补偿电路包括电容性元件，所述电容性元件一端连接到所述偏压输入端（nbias1），另一端连接到时钟信号（CLK）；其中所述时钟信号（CLK）通过所述电容性元件馈通到所述偏压输入端（nbias1），从而改变所述偏压输入端（nbias1）处的电压。