发明名称 PASSIVE DIFFERENTIAL VOLTAGE DOUBLER
摘要 <p>제 1 및 제 2 입력 전압들 간의 차동 입력 전압의 2배인, 제 1 및 제 2 출력 전압들 간의 차동 출력 전압을 생성하기 위한 기술들이 개시된다. 일 양상에서, 구성요소 배전압 회로의 제 1 및 제 2 커패시터들은 충전 위상 동안 차동 입력 전압으로 충전된다. 충전 위상과 시간적으로 중첩하지 않는 출력 위상 동안, 제 1 및 제 2 커패시터들은 차동 출력 전압을 생성하기 위하여 직렬로 적층된다. 제 1 및 제 2 커패시터들은 미리 정의된 공통-모드 출력 전압을 제공하기 위하여 단일 공통-모드 전압에 모두 연결된다. 출력 위상을 연장시키기 위하여 2개 이상의 구성요소 배전압 회로들을 제공하기 위한 추가 기술들이 제시된다.</p>
申请公布号 KR101476354(B1) 申请公布日期 2014.12.24
申请号 KR20137027087 申请日期 2010.03.22
申请人 发明人
分类号 H02M3/02;H02M3/04;H02M3/06;H02M3/07 主分类号 H02M3/02
代理机构 代理人
主权项
地址