发明名称 |
可重构数据处理平台 |
摘要 |
本发明提出一种可重构数据处理平台,由可重构普适数字数据处理块、可重构存储器和可重构控制单元构成,可以用一套硬件通过配置实现不同的功能,以较低的成本实现高性能,达到高时钟频率、高吞吐率、多发射的数字类数据处理能力。基于本发明平台进行设计研发,可以将设计简化为配置,所需的配置信息可以通过自动工具根据映射规则直接从硬件描述语言、计算机程序语言、计算机建模、算法描述等自动产生,不需要做时延收敛,避免了可能的设计返工问题,免去设计中很多步骤,能有效地缩短研发周期,提高生产效率。 |
申请公布号 |
CN101782893B |
申请公布日期 |
2014.12.24 |
申请号 |
CN200910045980.6 |
申请日期 |
2009.01.21 |
申请人 |
上海芯豪微电子有限公司 |
发明人 |
林正浩;任浩琪;赵忠民;张冰淳;郑长春 |
分类号 |
G06F15/78(2006.01)I;G06F17/50(2006.01)I |
主分类号 |
G06F15/78(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一可重构数据处理平台,可以通过配置(set)特定的配置存储器(setting memory)实现不同的功能;所述可重构数据处理平台包括:可重构普适数字数据处理块(Reconfigurable Universal Digital Data processing block),用于数字类数据处理;所述可重构数据处理平台还由单数个或复数个以下部分或全部模块构成:(1)可重构存储器(reconfigurable memory),用于存储和数据重排序;(2)可重构控制单元(reconfigurable controller),可单独用于产生控制信号,也可与其他逻辑共同实现可配置的逻辑功能;所述其他逻辑包括但不限于可重构普适数字数据处理块和可重构存储器;其中:所述可重构普适数字数据处理块,由实现一位(bit)最基本运算的单数种或复数种基本单元(cell)经互联结构规整地(regularly)连接构成,整个普适数字信号处理块具有非各轴同性(axis asymmetrical)的预设连接,能实现特定的功能,并可以通过配置特定的配置存储器实现重构,以基本单元为最小单位拆分成单数个或复数个数字类数据处理器(digital data processor),每个数字类数据处理器根据相应配置实现不同位宽的数字类数据处理功能,所述可重构普适数字数据处理块即可同时实现单数个或复数个相关或互不相关的算法。 |
地址 |
200092 上海市杨浦区四平路1398号B座1202 |