发明名称 |
USB输出电路 |
摘要 |
本发明提供一种USB输出电路,其包括延时模块和输出模块。所述输出模块包括N个输出单元,每个输出单元均包括有串联于电源端与接地端之间的PMOS晶体管和NMOS晶体管。每个输出单元的NMOS晶体管的栅极作为该输出单元的第一控制端,PMOS晶体管的栅极作为该输出单元的第二控制端。所述延时模块用于将其第一输入端和第二输入端接收的两路数据信号进行分级延时,以输出N级驱动信号,每级驱动信号中的第一驱动信号和第二驱动信号分别被提供给与该级驱动信号对应的一个输出单元的第一控制端和第二控制端,N为大于等于2的自然数。这样,每级驱动信号的上升沿/下降沿变得较快,从而提高了电路的抗噪声性能,同时还可以控制USB输出信号的上升沿/下降沿的时间。 |
申请公布号 |
CN104242905A |
申请公布日期 |
2014.12.24 |
申请号 |
CN201410444408.8 |
申请日期 |
2014.09.03 |
申请人 |
灿芯半导体(上海)有限公司 |
发明人 |
彭进忠;戴颉;庄志青;职春星 |
分类号 |
H03K19/0175(2006.01)I |
主分类号 |
H03K19/0175(2006.01)I |
代理机构 |
无锡互维知识产权代理有限公司 32236 |
代理人 |
庞聪雅;戴薇 |
主权项 |
一种USB输出电路,其特征在于,其包括:延时模块和输出模块,所述输出模块包括N个输出单元,每个输出单元均包括有串联于电源端与接地端之间的PMOS晶体管MP1’和NMOS晶体管MN1’;每个输出单元的NMOS晶体管MN1’的栅极作为该输出单元的第一控制端,PMOS晶体管MP1’的栅极作为该输出单元的第二控制端;每个输出单元中的PMOS晶体管MP1’和NMOS晶体管MN1’之间的连接节点O’均与所述输出模块的输出端Drive out相连,所述延时模块的第一输入端和第二输入端分别与一数据信号相连,所述延时模块用于将其第一输入端和第二输入端接收的两路数据信号进行分级延时,以输出N级驱动信号,每级驱动信号包括第一驱动信号和第二驱动信号,每级驱动信号中的第一驱动信号和第二驱动信号分别被提供给与该级驱动信号对应的一个输出单元的第一控制端和第二控制端,相邻两级驱动信号间存在一定延时时间间隔,N为大于等于2的自然数。 |
地址 |
201203 上海市浦东新区张江高科技园区金蝶软件园晨晖路88号1幢409室 |