发明名称 元件嵌入式封装结构和其制造方法
摘要 本发明涉及一种元件嵌入式封装结构和其制造方法。所述元件嵌入式封装结构包含:衬底,具有第一表面和相对于所述第一表面的第二表面,和从所述第一表面延伸到所述第二表面的通孔;第一电性互连件,从所述第一表面延伸到所述第二表面;第一图案化导电层设置于所述第一表面上;第二图案化导电层设置于所述第二表面上,透过所述第一电性互连件与所述第一图案化导电层电性连接;至少一个裸片设置于所述通孔中,所述裸片具有主动面和相对于所述主动面的背面,所述裸片的背面是露出于所述衬底的第二表面;第一介电层,填入所述裸片与所述通孔的侧壁之间的空隙并且覆盖所述裸片的所述主动面和所述衬底的第一表面;第三图案化导电层设置于所述第一介电层的表面上,透过第二电性互连件与所述裸片电性连接;以及金属层,直接设置于所述裸片的背面上。
申请公布号 CN104241219A 申请公布日期 2014.12.24
申请号 CN201410424606.8 申请日期 2014.08.26
申请人 日月光半导体制造股份有限公司 发明人 李志成
分类号 H01L23/31(2006.01)I;H01L23/367(2006.01)I;H01L21/50(2006.01)I;H01L21/56(2006.01)I;H01L21/60(2006.01)I 主分类号 H01L23/31(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 林斯凯
主权项 一种元件嵌入式封装结构,其包含:衬底,具有第一表面和相对于所述第一表面的第二表面和从所述第一表面延伸到所述第二表面的通孔;第一电性互连件,从所述第一表面延伸到所述第二表面;第一图案化导电层设置于所述第一表面上;第二图案化导电层设置于所述第二表面上,透过所述第一电性互连件与所述第一图案化导电层电性连接;至少一个裸片设置于所述通孔中,所述裸片具有一个主动面和相对于所述主动面的背面,所述裸片的背面是露出于所述衬底的第二表面;第一介电层,填入所述裸片与所述通孔的侧壁之间的空隙并且覆盖所述裸片的所述主动面和所述衬底的第一表面;第三图案化导电层设置于所述第一介电层的表面上,透过第二电性互连件与所述裸片电性连接;和金属层,直接设置于所述裸片的背面上。
地址 中国台湾高雄市楠梓加工区经三路26号邮编81170