一种电源电压检测电路

摘要

一种电源电压检测电路，属于模拟集成电路技术。采用电流比较的电源电压检测电路结构，特别涉及一种带迟滞且能检测较低电压的电源电压检测电路。该电路包括：一电源采样电路；一电流比较电路；一基准电流产生电路；一电压比较器。本发明的电源检测电路引入了迟滞单元，使得电路抗电源波动能力增强，同时采用低压基准电路，受非理想因素影响小，保证电路的检测精度以及能检测低电源电压。

主权项

一种电源电压检测电路，包含电源采样电路，电流比较电路，电压比较电路，输出模块，其特征在于：本电源电压检测电路能够工作在电源电压低于1伏的情况，保证系统可检测低电压值，电路组成如下：所述的电源采样电路：由二极管连接的PMOS管MP1、MP2构成PMOS晶体管分压、由NMOS管MN4、PMOS管MP5构成迟滞产生单元、由PMOS管MP3、MP4构成PMOS电流镜、由NMOS管MN2、MN3构成NMOS电流镜构成，用基于二极管连接的PMOS管的分压电路对电源进行采样，随着电源电压的变化，PMOS分压电路产生压降作用在NMOS管MN1，使得电流值随之改变，经过PMOS电流镜、NMOS电流镜输出电源电压采样电流，迟滞单元用于产生迟滞窗口，该迟滞窗口使得当电源电压由低到高的检测值V₊大于电源电压由高到低的检测值V_‑；所述电流比较电路：由基准电流产生电路I_ref和电阻R1构成，基准电流由带隙基准电路产生，该电流将用于与电源采样电流进行比较，当电源电压超过某一值后，基准电路正常工作，基准电流保持不变，将电源采样电流和基准电流连接至同一点，实现电流相减，相减结果输出到电阻R1，在该电阻产生电压作为比较电平输出至电压比较电路；所述电压比较电路：由电压比较器(comparator)和基准电压V_ref构成，电压比较器其正相输入端为电源采样电流与基准电流对比结果，负相输入端为基准电压V_ref，比较器将对比结果和基准电压V_ref进行比较后输出一个逻辑电平，当电源电压发生变化则电源采样电路输出电流与基准电流的大小将发生变化，此时，比较电阻上的电压也将随之跳变，该跳变输出到电压比较器，与地电压进行比较，输出比较逻辑电平；输出模块：由反相器INV1、INV2构成，对电压比较器的输出结果进行整形并最终输出检测逻辑电平，同时输出模块还要将比较结果反馈回电源电压采样电路的迟滞单元，用以产生迟滞窗口；综上所述，电源检测电压电路的工作过程为，由电源采样电路对电源电压进行采样，电源采样电路得到采样电流I_AVDD，输出到电流比较电路，和基准电流I_ref进行比较，比较结果在电阻R1上产生压降，该压降输出到电压比较电路的正相输入端，和负相输入端的基准电压V_ref进行比较后，将比较结果输出至输出模块，经输出模块整形后最终输出电源电压检测结果，输出模块还将比较结果反馈回电源采样电路的迟滞单元，用以产生迟滞窗口；组成电路的元件及连接关系如下：所述的电源采样电路包括PMOS管MP1、管MP2、管MP3、管MP4、管MP5，NMOS管MN1、管MN2、管MN3，管MN4。其中，PMOS管MP1、MP2实现PMOS晶体管分压，器件连接如下：MP1源端偶接于电源电压VDD，栅漏短接并偶接于第1节点，MP2源端偶接于上述第1节点，栅漏短接并偶接于地电压GND，采样电压由第1节点输出；NMOS管MN1实现将第2节点的采样电压转换为电流的功能，MN1的栅端偶接于上述第1节点，源端偶接于地电压GND，由漏端输出转化电流至第2节点；PMOS管MP3、MP4起到PMOS电流镜的作用，MP3源端偶接于电源电压VDD，栅漏短接并偶接于第2节点，MP4管源端偶接于电源电压VDD，栅端偶接于上述第2节点，并由漏端输出镜像电流至第3节点；管NM2、NM3起到NMOS电流镜的作用，管MN2源端偶接于地电压GND，栅漏短接并偶接于上述第3节点，管MN3源端偶接于地电压GND，栅端偶接于上述第3节点，由漏端最终输出电源采样电路的电流I_AVDD至第4节点，作为电流比较电路的一个输入；所述的电流比较电路包括基准电流产生电路I_ref和电阻R1，由I_ref输出的基准电流接于第4节点，电阻R1一端偶接于上述第4节点，另一端偶接于地电压GND，第4节点作为电流比较电路的输出端在电阻R1上产生压降V_R，该压降作为电流比较结果输出至比较器的正相输入端；所述的电压比较电路包括电压比较器comparator和基准电压V_ref，电压比较器的正相输入端偶接于上述第4节点，负相输入端偶接于第5节点，比较器的输出端偶接于第6节点，基准电压V_ref一端偶接于上述第5节点，另一端偶接于地电压GND，基准电压V_ref的产生与上述基准电流I_ref的产生均由低压基准电流产生电路产生，比较器将电流比较结果在电阻R1上产生的压降V_R与V_ref比较，由第6节点输出比较结果；所述的输出模块包括反相器INV1，INV2，其中反相器INV1输入端偶接于上述第6节点，输出端偶接于第7节点，INV2输入端偶接于上述第7节点，输出端偶接于第8节点，第8节点作为迟滞单元的控制信号反馈回NMOS管MN4栅端，输出模块对电压比较电路的输出整形，最终通过第7节点输出电压检测逻辑电平。