Stacked semiconductor package and semiconductor die
摘要
<p>본 발명은 적층형 반도체 패키지 및 반도체다이에 관한 것으로, 더욱 상세하게는 제2반도체다이의 하부에 와이어 수용홈을 형성함으로써, 종래 제1본딩와이어와 제2접착부재 사이에서 발생하는 제2접착부재의 박리(delamination) 현상을 근본적으로 없앨 수 있으며, 다양한 형상의 블레이드를 이용하여 손쉽게 와이어 수용홈을 형성할 수 있는 적층형 반도체 패키지 및 반도체다이에 관한 것이다.</p>
