测试芯片管脚连通性的电路

摘要

本实用新型公开了一种测试芯片管脚连通性的电路，其包括选择子电路、N个输入管脚及N个输出管脚，N为大于或等于2的自然数，所述选择子电路的输入端分别和芯片本体及各个所述输入管脚连接，所述选择子电路的输出端与各个所述输出管脚连接，当外部激励输入至各个所述输入管脚时，各个所述输入管脚将外部激励输入至所述选择子电路，所述选择子电路选择各个所述输入管脚的输出信号输出至各个所述输出管脚。本实用新型的测试芯片管脚连通性的电路，结构简单，节省了芯片面积和制造成本，可快速地实现对芯片管脚连通性的测试，外部测试环境也得以简化，减小了测试成本。

主权项

一种测试芯片管脚连通性的电路，其特征在于，包括选择子电路、N个输入管脚及N个输出管脚，N为大于或等于2的自然数，所述选择子电路的输入端分别和芯片本体及各个所述输入管脚连接，所述选择子电路的输出端与各个所述输出管脚连接，当外部激励输入至各个所述输入管脚时，各个所述输入管脚将外部激励输入至所述选择子电路，所述选择子电路选择各个所述输入管脚的输出信号输出至各个所述输出管脚。