发明名称 省電力混合電圧不揮発性メモリ集積回路
摘要 集積回路ダイは、第1の電圧を受け取るための第1のダイパッドと、第2の電圧を受け取るための第2のダイパッドと、を有する。第2の電圧は第1の電圧よりも低い。第1の電圧で動作可能な第1の回路が、集積回路ダイ内にある。第2の電圧で動作可能な第2の回路が、集積回路ダイ内にあり、第2のダイパッドに接続される。第2のダイパッドからの電流フローを検出する回路が、集積回路ダイ内にある。スイッチが、第1のダイパッドと第1の回路との間に介在し、電流フローを検出するための回路によって検出された電流フローに応答して、第1の回路から第1のダイパッドを接断する。【選択図】 図1
申请公布号 JP2014532953(A) 申请公布日期 2014.12.08
申请号 JP20140539966 申请日期 2012.10.11
申请人 シリコン ストーリッジ テクノロージー インコーポレイテッドSILICON STORAGE TECHNOLOGY, INC. 发明人 トラン ヒュー ヴァン;リ アイン;ヴー トゥアン;グエン フン クオック
分类号 G11C16/06 主分类号 G11C16/06
代理机构 代理人
主权项
地址