数据写入方法、存储器存储装置与存储器控制器

摘要

本发明提供一种数据写入方法、存储器存储装置与存储器控制器，用于控制一可复写式非易失性存储器模块。此可复写式非易失性存储器模块包括至少一个存储器芯片，并且每一个存储器芯片包括多个实体抹除单元。此数据写入方法包括：将数据写入至至少一个第一实体抹除单元；根据此数据产生第一错误校验码与第二错误校验码，其中第二错误校验码能校验的比特数大于第一错误校验码能校验的比特数；以及将第二错误校验码写入至一个第二实体抹除单元，其中第一实体抹除单元与第二实体抹除单元属于相同的存储器芯片。由此，存储器空间的使用会更有效率。

主权项

一种数据写入方法，用于控制一可复写式非易失性存储器模块，其特征在于，该可复写式非易失性存储器模块包括至少一存储器芯片，每一该至少一存储器芯片包括多个实体抹除单元，每一该些实体抹除单元包括多个实体程序化单元，每一该些实体抹除单元的该些实体程序化单元包括多个快实体程序化单元以及多个慢实体程序化单元，其中该些快实体程序化单元的写入速度比该些慢实体程序化单元的写入速度快，该数据写入方法包括：将一第一数据仅写入至该些快实体程序化单元中的至少其中之一；根据该第一数据产生一第一错误校验码，该第一错误校验码是用以校验被写入至少部分该第一数据的单个该快实体程序化单元中的部分比特；根据该第一数据产生一第二错误校验码，该第二错误校验码是用以校验被写入至少部分该第一数据的该快实体程序化单元，且该第二错误校验码能校验的比特数大于该第一错误校验码能校验的比特数；将该第一错误校验码及第二错误校验码写入至该些实体抹除单元至少其中之一；将一第二数据仅写入至该些慢实体程序化单元中的至少其中之一；根据该第二数据产生一第三错误校验码，该第三错误校验码是用以校验被写入至少部分该第二数据的单个该慢实体程序化单元中的部分比特；根据该第二数据产生一第四错误校验码，该第四错误校验码是用以校验被写入该第二数据的该些慢实体程序化单元的至少其中之一，且该第四错误校验码能校验的比特数大于该第三错误校验码能校验的比特数；以及将该第三错误校验码以及该第四错误校验码写入至该些实体抹除单元至少其中之一。