发明名称 驱动非易失性逻辑电路作为“异”电路的方法
摘要 本发明的非易失性逻辑电路与半导体膜(14)接触,具有电源电极(15)、输出电极(16),在被电源电极与前述输出电极夹着的区域,具有输入电极(17)纵、横各两个排列的构造、和在半导体的主面上通过强磁性体膜(13)形成控制电极(12)的构造,施加在四个输入电极上的信号分别是第一输入信号、第二输入信号、第一输入信号的“非”、第二输入信号的“非”四种,向在连结电源电极与输出电极的方向上邻接的电极输入的信号的关系是,其中一个输入信号与另一个输入信号的“非”的关系,向斜向邻接的电极输入的信号满足其中一个输入信号与其输入信号的“非”的关系。
申请公布号 CN102742163B 申请公布日期 2014.12.03
申请号 CN201180007856.6 申请日期 2011.02.14
申请人 松下电器产业株式会社 发明人 金子幸广
分类号 H03K19/21(2006.01)I;G11C11/22(2006.01)I;H01L21/8246(2006.01)I;H01L27/105(2006.01)I;H01L29/786(2006.01)I 主分类号 H03K19/21(2006.01)I
代理机构 北京尚诚知识产权代理有限公司 11322 代理人 龙淳
主权项 一种驱动非易失性逻辑电路的方法,具备以下的步骤(a)~(c):准备所述非易失性逻辑电路的步骤(a),其中,所述非易失性逻辑电路具备控制电极、强磁性体膜、半导体膜和电极组,所述控制电极、所述强磁性体膜、所述半导体膜和所述电极组按照所述控制电极、所述强磁性体膜、所述半导体膜、所述电极组的顺序层叠,所述电极组具备电源电极、输出电极、第一输入电极、第二输入电极、第三输入电极和第四输入电极,其中,X方向、Y方向和Z方向分别是所述强磁性体膜的长边方向、与所述长边方向正交的方向和所述层叠方向,所述第一输入电极、所述第二输入电极、所述第三输入电极和所述第四输入电极被夹在所述电源电极和所述输出电极之间,所述第一输入电极沿着X方向被夹在所述电源电极与所述第三输入电极之间,所述第三输入电极沿着X方向被夹在所述第一输入电极与所述输出电极之间,所述第二输入电极沿着X方向被夹在所述电源电极与所述第四输入电极之间,所述第四输入电极沿着X方向被夹在所述第二输入电极与所述输出电极之间,所述第一输入电极沿着Y方向与所述第二输入电极邻接,所述第三输入电极沿着Y方向与所述第四输入电极邻接;将从第一状态、第二状态、第三状态和第四状态中选择的一个状态写入到所述非易失性逻辑电路的步骤(b),其中,V1、Va、Vb、Vc和Vd分别是施加在所述控制电极上的电压、施加在所述第一输入电极上的电压、施加在所述第二输入电极上的电压、施加在所述第三输入电极上的电压和施加在所述第四输入电极上的电压,在写入所述第一状态的情况下,施加满足V1>Va、V1>Vb、V1<Vc和V1<Vd关系的电压,在写入所述第二状态的情况下,施加满足V1<Va、V1>Vb、V1<Vc和V1>Vd关系的电压,在写入所述第三状态的情况下,施加满足V1>Va、V1<Vb、V1>Vc和V1<Vd关系的电压,在写入所述第四状态的情况下,施加满足V1<Va、V1<Vb、V1>Vc和V1>Vd关系的电压,所述第一状态和所述第四状态是高电阻状态,所述第二状态和所述第三状态是低电阻状态;测定因在所述电源电极和所述输出电极之间施加电压而产生的电流,并且根据所述电流来决定被写入所述非易失性逻辑电路的状态是所述高电阻状态还是所述低电阻状态的步骤(c)。
地址 日本大阪府