发明名称 半导体装置及其制造方法
摘要 实施形态之半导体装置之制造方法,系具备:于第1导电型之半导体基板之上面形成复数个沟槽的工程;于上述沟槽之内面上形成闸极绝缘膜的工程;于上述沟槽内之下部将闸极电极予以予以填埋的工程;于上述沟槽内之上部将绝缘构件予以填埋的工程;藉由除去上述半导体基板之上层部,而使上述绝缘构件由上述半导体基板之上面突出的工程;以覆盖上述突出绝缘构件的方式,形成遮罩膜的工程;及以形成于上述遮罩膜中之上述绝缘构件之侧面上的部分作为遮罩,对上述半导体基板植入杂质,而形成第2导电型之载子排出层的工程。
申请公布号 TWI463572 申请公布日期 2014.12.01
申请号 TW101108120 申请日期 2012.03.09
申请人 东芝股份有限公司 日本 发明人 奥村秀树;三泽宽人;河野孝弘
分类号 H01L21/336;H01L21/768 主分类号 H01L21/336
代理机构 代理人 林志刚 台北市中山区南京东路2段125号7楼
主权项 一种半导体装置之制造方法,系具备:于第1导电型之半导体基板之上面形成复数个沟槽的工程;于上述沟槽之内面上形成闸极绝缘膜的工程;于上述沟槽内之下部将闸极电极予以予以填埋的工程;于上述沟槽内之上部将绝缘构件予以填埋的工程;藉由除去上述半导体基板之上层部,而使上述绝缘构件由上述半导体基板之上面突出的工程;于上述半导体基板导入杂质,而于上述半导体基板中之较上述闸极电极之下端更上方之部分,形成第2导电型之基底层的工程;以覆盖上述突出绝缘构件的方式,形成遮罩膜的工程;藉由对上述基底层导入杂质,而于上述基底层之上层部、在下面成为比起上述闸极电极之上端更下方之部分,形成第1导电型之第1半导体层的工程;以形成于上述遮罩膜中之上述绝缘构件之侧面上的部分作为遮罩,藉由对上述半导体基板植入杂质,而于上述基底层之一部分及上述第1半导体层之一部分,形成有效杂质浓度较上述基底层之有效杂质浓度高的第2导电型之载子排出层的工程;以和上述半导体基板之上面呈连接的方式形成第1电极的工程;及以和上述半导体基板之下面呈连接的方式形成第2电极的工程。
地址 日本