パッケージ基板に対するワイヤボンドなしでアセンブリ内の信号端子の２重の組を使用するスタブ最小化

摘要

超小型電子パッケージ１００はメモリ記憶アレイを有する超小型電子素子１０１を備える。基板１０２の表面１１０上の端子１０４は、外部構成要素と接続するように構成される。基板１０２の反対側の表面１０８において露出する基板コンタクト１２１は、超小型電子素子１０１の素子コンタクト１１１に向きかつ素子コンタクト１１１に接合される。端子は、理論的軸１３２のそれぞれの対向する側に配置される端子の第１の組１１４及び第２の組１２４内の位置に配置された第１の端子１０４を含むことができる。第１の端子１０４の各組は、メモリ記憶アレイ内のアドレス指定可能メモリ位置を決定するのに超小型電子パッケージ１００内の回路によって使用可能なアドレス情報を運ぶように構成することができる。第１の組１１４内の第１の端子１０４の信号割当ては、第２の組１２４内の第１の端子の信号割当ての鏡像とすることができる。【選択図】図６