发明名称 基于自动化测试系统的通用信息处理平台
摘要 本发明为基于自动化测试系统的通用信息处理平台,包括有电平转换单元1,单片机处理单元2和FPGA处理单元3相结合构成一个整体;且电平转换单元又包括有输入输出接口J1,3.3V/2.5V电压转换模块U1,RS232/CMOS电平互转的转换模块U2;单片机处理单元又包括单片机处理模块U3;FPGA处理单元又包括FPGA处理模块U4,输出接口J2。采用简洁明了的分布式布局方式将各个单元在印制板上进行有序排列,采用集中的接口将关键引脚进行合理的引出,实现外部计算机与底层硬件之间的良好数据交互。具有设计合理、结构紧凑,稳定性好,易于调试、可靠性高等特点。
申请公布号 CN104142988A 申请公布日期 2014.11.12
申请号 CN201410361047.0 申请日期 2014.07.28
申请人 武汉中元通信股份有限公司 发明人 马红春;黄祥;白瑞峰;凡亚伟;曾袁军;吴浩;李超;童杰;李洋;马琼芳;王汉军;邹功勋;刘小燕;禹志华;夏宇;徐维;王博玮
分类号 G06F17/30(2006.01)I 主分类号 G06F17/30(2006.01)I
代理机构 武汉河山金堂专利事务所 42212 代理人 胡清堂
主权项 一种基于自动化测试系统的通用信息处理平台,包括有电平转换单元(1),单片机处理单元(2),FPGA处理单元(3)相结合构成一个整体,其特征是:所述的单片机处理单元(2),又包括单片机处理模块U3和外围排阻电路,单片机处理模块U3的第2脚PEI和第3脚PEO依次分别与电平转换电路U2的第5脚和第6脚对应相连接,单片机处理模块U3的第27脚PD2和第28脚PD3依次分别与FPGA处理模块U4的第35脚和第36脚对应相连接;单片机处理模块U3的第44脚至51脚依次分别与FPGA处理模块U4的第2脚至9脚对应相连接;用以处理来自外部计算机和FPGA处理模块U4传输过来的数据并处理,处理完成后对外部计算机做出相应的应答,将关键数据或指令发送到FPGA处理模块U4上完成相应的功能。
地址 430010 湖北省武汉市江岸区胜利街226号