一种DLL延时链及减小延时锁相环时钟占空比失真的方法

摘要

本发明提供一种DLL延时链及减小延时锁相环时钟占空比失真的方法，该DLL延时链有效地减小了延时锁相环占空比失真的问题。该DLL延时链及方法使用时钟差分信号的传输取代之前单端信号的传输，单端信号传输由于受PMOS和NMOS比例不匹配、器件特性随工艺的漂移、负载受版图匹配的影响等原因，势必会出现占空比的失真，而差分信号传输，以上原因所引起的占空比失真在差分路径会同时出现并抵消。DLL延时链(延迟单元电路)由于差分结构和正反馈的作用，实际是上升沿、下降沿同时作用的结果，所以同时起到对时钟占空比不断调整的作用。

主权项

一种DLL延时链，其特征在于：包括串联的若干个延时单元，所述延时单元是差分电路。