| 主权项 |
一种被配置为采用具有相同的导电类型的第一、第二、第三和第四晶体管的自举电路，其中：所述第一晶体管的源极和漏极区中的特定一个与所述第二晶体管的源极和漏极区中的特定一个通过所述自举电路的输出部分相互连接；所述第一晶体管的源极和漏极区中的另外一个连接到传送具有彼此不同相位的两个时钟信号中的特定一个的时钟供给线；所述第一晶体管的栅极与所述第三晶体管的源极和漏极区中的特定一个通过节点部分相互连接；所述第二晶体管的所述源极和漏极区中的另外一个连接至传送第一预定电压的第一电压供给线；所述第三晶体管的所述源极和漏极区中的另外一个与传送供给所述自举电路的输入信号的信号供给线相连接；所述第三晶体管的栅极连接至传送所述两个时钟信号中的另外一个的时钟供给线；当所述第三晶体管进入截止状态时，将所述第一晶体管的所述栅极与所述第三晶体管的所述源极和漏极区中的所述特定一个彼此连接的所述节点部分进入浮空状态；所述第四晶体管的源极和漏极区中的特定一个通过结点连接至反相电路的输入侧，该反相电路的输出侧连接至所述第二晶体管的所述栅极；所述第四晶体管的所述源极和漏极区中的另外一个连接至所述输入供给线；以及所述第四晶体管的栅极连接至传送两个时钟信号中的所述另外一个的所述时钟供给线。 |
