发明名称 |
阵列基板及其制造方法和电子纸显示器 |
摘要 |
本发明公开了一种阵列基板及其制造方法和电子纸显示器,方法包括:在第一衬底基板上沉积源漏金属薄膜,通过构图工艺形成包括源电极、漏电极和数据线的图案;沉积半导体层薄膜,通过构图工艺形成包括半导体层的图案;沉积栅绝缘层薄膜,通过构图工艺形成包括栅绝缘层和过孔的图案,过孔形成于栅绝缘层上对应漏电极的位置,且露出部分漏电极;沉积栅金属薄膜,通过构图工艺形成包括栅电极、栅线和像素电极的图案,像素电极通过过孔与漏电极连接;沉积栅极保护层薄膜,通过构图工艺形成包括栅极保护层的图案。本发明技术方案采用顶栅式结构以遮挡环境光对TFT沟道的照射,降低了漏电流对阵列基板显示性能的影响,提高了阵列基板的显示质量。 |
申请公布号 |
CN102487044B |
申请公布日期 |
2014.11.05 |
申请号 |
CN201010585779.X |
申请日期 |
2010.12.06 |
申请人 |
京东方科技集团股份有限公司 |
发明人 |
李文波;武延兵;张卓;王刚 |
分类号 |
H01L21/77(2006.01)I;H01L21/027(2006.01)I;H01L27/12(2006.01)I;G02F1/167(2006.01)I |
主分类号 |
H01L21/77(2006.01)I |
代理机构 |
北京路浩知识产权代理有限公司 11002 |
代理人 |
王莹 |
主权项 |
一种阵列基板的制造方法,其特征在于,所述阵列基板用于电子纸显示器,所述方法包括:在第一衬底基板上沉积源漏金属薄膜,通过构图工艺形成包括源电极、漏电极和数据线的图案;在形成上述图案的第一衬底基板上沉积半导体层薄膜,通过构图工艺形成包括半导体层的图案;在形成上述图案的第一衬底基板上沉积栅绝缘层薄膜,通过构图工艺形成包括栅绝缘层和过孔的图案,所述过孔形成于所述栅绝缘层上对应所述漏电极的位置,所述过孔露出部分漏电极;在形成上述图案的第一衬底基板上沉积栅金属薄膜,通过构图工艺形成包括栅电极、栅线和像素电极的图案,所述像素电极通过所述过孔与所述漏电极连接;在形成上述图案的第一衬底基板上沉积栅极保护层薄膜,通过构图工艺形成包括栅极保护层的图案。 |
地址 |
100015 北京市朝阳区酒仙桥路10号 |