一种基于SPARC V8处理器的总线结构

摘要

一种基于SPARC V8处理器的总线结构，用于连接SPARC V8处理器和多个从设备；所述从设备是FPGA中的逻辑模块；所述总线结构包括一个用于连接SPARC V8处理器和多个从设备的总线桥；总线桥包括控制逻辑模块，地址译码模块，数据选择模块和数据通路。总线结构还包括多个接口模块，每个接口模块一端与总线桥相连，另一端与相应的从设备相连；每个接口模块的结构根据不同从设备的需要进行配置。本发明可以在很大程度上解决用户系统搭建上遇到的问题，提高开发速度，缩短系统的开发周期，可以满足不同用户在不同的方面的要求，极大的丰富系统的多样性。

主权项

一种基于SPARC V8处理器的总线结构，用于连接SPARC V8处理器和多个从设备；所述从设备是FPGA中的逻辑模块；其特征在于：所述总线结构包括一个用于连接SPARC V8处理器和多个从设备的总线桥；总线桥包括控制逻辑模块，地址译码模块，数据选择模块和数据通路；地址译码模块用来选择与所述处理器进行通信的从设备，控制逻辑模块将处理器输出的地址信号传给地址译码模块，地址译码模块对所述地址信号进行译码产生选择信号，并传递给控制逻辑模块；控制逻辑模块根据地址译码模块产生的选择信号产生从设备选择信号和多路选择器控制信号；数据通路包括读数据寄存器、写数据寄存器和多路选择器，读数据寄存器用于存储通过多路选择器选择的从设备的数据，写数据寄存器用于存储处理器写到从设备中的数据；多路选择器受到控制逻辑模块产生的多路选择器控制信号的控制，只有被选中的从设备输出的数据才会被多路选择器选中，传输到读数据寄存器中；数据选择模块用于暂存所述处理器数据线上的数据，控制逻辑模块控制数据选择模块进行数据的传输；当进行读操作时，控制读数据寄存器将数据传输到数据选择模块中的寄存器，从而传输给处理器；当进行写操作时，控制数据选择模块将处理器数据传输到写数据寄存器中，从而传输到从设备中；当没有读写操作时，控制逻辑模块控制数据选择模块输出高阻状态；所述总线结构还包括多个接口模块，每个接口模块一端与总线桥相连，另一端与相应的从设备相连；每个接口模块的结构根据不同从设备的需要进行配置。