发明名称 电荷泵电路和操作电荷泵电路的方法
摘要 本发明公开了一种电荷泵电路和操作电荷泵电路的方法,利用“工作过程互补”的特点,通过一条支路产生的恒定高压来控制级数相对应的另一条支路的电荷传输管,从而保证其在电荷传输期间始终工作在深线性区,促使电荷接近100%的传输,提高了电荷传输的效率,克服了现有技术中存在的问题。
申请公布号 CN102723862B 申请公布日期 2014.11.05
申请号 CN201110076147.5 申请日期 2011.03.29
申请人 北京兆易创新科技股份有限公司 发明人 刘铭
分类号 H02M3/07(2006.01)I 主分类号 H02M3/07(2006.01)I
代理机构 北京科龙寰宇知识产权代理有限责任公司 11139 代理人 孙皓晨;朱世定
主权项 一种电荷泵电路,其特征在于,包括多个级联的升压电路单元,其中每个所述的升压电路单元包括第一支路和第二支路,其中所述第一支路和所述第二支路在时钟信号作用下工作过程互补,通过属于所述第一支路或所述第二支路产生高压来控制相对应的另一支路的电荷传输管,使所述另一支路的电荷传输管在电荷传输期间始终工作在深线性区;所述多个升压电路单元中每一个包括:第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第一控制电容、第二控制电容、第一传输电容和第二传输电容,其中在第一个所述升压电路单元中,所述第一NMOS晶体管的漏极、所述第二NMOS晶体管的漏极、所述第三NMOS晶体管的漏极和所述第四NMOS晶体管的漏极分别与电源连接;在其余所述升压电路单元中,所述第一NMOS晶体管的漏极及所述第二NMOS晶体管的漏极与前一级所述升压电路单元的所述第一支路的输出连接,所述第三NMOS晶体管的漏极和所述第四NMOS晶体管的漏极与前一级所述升压电路单元的所述第二支路的输出连接;所述第一NMOS晶体管的源极、所述第三NMOS晶体管的栅极和所述第四NMOS晶体管的栅极分别与所述第一控制电容的一端连接,所述第一控制电容的另一端连接时钟信号<img file="FDA0000518497830000011.GIF" wi="78" he="79" />;所述第二NMOS晶体管的源极、所述第一PMOS的漏极和所述第二PMOS晶体管的栅极分别与所述第一传输电容的一端连接,所述第一传输电容的另一端连接时钟信号<img file="FDA0000518497830000012.GIF" wi="78" he="75" />;所述第一NMOS晶体管的栅极、所述第二NMOS晶体管的栅极和所述第三NMOS晶体管的源极分别与所述第二控制电容的一端连接,所述第二控制电容的另一端连接时钟信号Фa;所述第四NMOS晶体管的源极、所述第一PMOS晶体管的栅极和所述第二PMOS晶体管的漏极分别与第二传输电容的一端连接,所述第二传输电容的另一端连接时钟信号Фb;所述第一NMOS晶体管的衬底、所述第二NMOS晶体管的衬底、所述第三NMOS晶体管的衬底和所述第四NMOS晶体管的衬底分别接地;所述第一PMOS晶体管的源极与其衬底相连接,所示第二PMOS晶体管的源极与其衬底相连接;其中,Фa和Фb为同相的时钟信号,<img file="FDA0000518497830000021.GIF" wi="73" he="73" />和<img file="FDA0000518497830000022.GIF" wi="83" he="86" />为同相的时钟信号,Фa和<img file="FDA0000518497830000023.GIF" wi="83" he="75" />互补;第一个所述升压电路单元输入为电源VDD,其余所述升压电路单元的所述第一支路的输入电源为其前一级升压电路单元的的所述第一支路的输出,其余所述升压电路单元的所述第二支路的输入电源为其前一级升压电路单元的所述第二支路的输出,最后一个所述升压电路单元的所述第一支路的输出及其所述第二支路的输出相连接,作为所述电荷泵电路的输出。
地址 100084 北京市海淀区学院路30号科大天工大厦A座12层