基于FPGA实现多路数字视频同步处理方法

摘要

本发明公开了一种基于FPGA实现多路数字视频同步处理方法(1)初始化图像信号的位置，按照图像信号的制式设定每秒扫描的帧数，每帧图像信号中包含的行数，每行图像信号中包含的像素点数，并设置起始和结束标识；(2)将上述步骤(1)中初始化的起始标识图像信号与所要加入的图像信号进行时钟同步处理；(3)向FPGA中输入1:1的方波信号，该方波信号是由FPGA根据输入数字视频的起始位和终止位来提取行同步信号；根据算法实现的要求，大大减少了系统资源的利用，减少了空间的使用；基于FPGA的设计，实现起来简单可根据需要进行更换主板。

主权项

一种基于FPGA实现多路数字视频同步处理方法，其特征在于包括如下步骤：(1)初始化图像信号的位置，按照图像信号的制式设定每秒扫描的帧数，每帧图像信号中包含的行数，每行图像信号中包含的像素点数，并设置起始和结束标识；(2)将上述步骤(1)中初始化的起始标识图像信号与所要加入的图像信号进行时钟同步处理；(3)向FPGA中输入1：1的方波信号，该方波信号是由FPGA根据输入数字视频的起始位和终止位来提取行同步信号；(4)根据1：1的方波信号，根据上升沿或下降沿定义成奇偶行的触发，利用奇偶行的触发将步骤(1)中定义的图像信号份为奇行和偶行，并分别将奇行与偶行写入FPGA的缓存区中；(5)参考视频同步信号进行A/D转换后，提取出同步方波信号，由同步提取芯片输入到FPGA中，用奇偶行方波信号作为基准的触发信号，分别对FPGA内部的两个对应的FIFO缓存进行写入控制，FIFO的深度可通过CCIR656规范来估算：10BITS*(1440+288)＝17280BITS；每路视频信号占用的缓存：17280*2＝34560BITS；(6)将上述步骤(5)中的输入到FPGA中的信号与上述步骤(3)中的方波信号进行同步；(7)信号同步处理后，根据上述步骤(4)中自定义的奇偶行的触发，从FPGA的缓存区中读取数据；(8)根据上述步骤4中设定的奇偶行组合成完整的图像信号，向播出通道输出信息。