一种用于SD3.00主机控制器的动态时钟相位调整方法

摘要

本发明公开了一种用于SD3.00主机控制器的动态时钟相位调整方法，使用FPGA片内的可变相位PLL产生不同相位的采样时钟；使用不同相位的采样时钟采样SDXC卡的TUNING数据块，与规范定义的数据块进行匹配，并且记录每一次的匹配结果；使用最佳相位选择算法，选择一个最佳的采样时钟相位；整个过程由硬件自动实现，不需要软件的参与，速度快，相位准，最终使SD3.00主机控制器能够在UHS-I高速模式下正确地采样SD卡的数据。本发明提出的方法，全数字化实现，不仅适用于FPGA，也适用于其他包含可变相位PLL的芯片。

主权项

一种用于SD3.00主机控制器的动态时钟相位调整方法，其特征在于：使用FPGA片内的可变相位PLL产生不同相位的采样时钟；使用不同相位的采样时钟采样SDXC卡的TUNING数据块，与规范定义的数据块进行匹配，并且记录每一次的匹配结果；使用最佳相位选择算法，选择一个最佳的采样时钟相位。