发明名称 一种可提高沟槽栅MOS器件性能的沟槽栅及其制造方法
摘要 本发明提供一种可提高沟槽栅MOS器件性能的沟槽栅及其制造方法。现有技术中栅介质层的底端部分仅为氧化硅,从而造成栅漏电容过大且在制造时易出现过刻蚀损伤硅衬底并影响器件性能。本发明的可提高沟槽栅MOS器件性能的沟槽栅包括层叠在栅极沟槽中的栅介质层和多晶栅层,该栅介质层具有分别位于栅极沟槽侧壁和底端的侧壁部分和底端部分,该侧壁部分为氧化硅,该底端部分包括依次层叠的第一氧化硅层、化学机械抛光终止层和第二氧化硅层,本发明的沟槽栅制造方法在进行氧化硅的化学机械抛光时在化学机械抛光终止层上终止。本发明可避免过刻蚀损伤硅衬底和器件的性能,并可有效降低栅漏电容。
申请公布号 CN101847655B 申请公布日期 2014.10.22
申请号 CN201010153744.9 申请日期 2010.04.22
申请人 上海华虹宏力半导体制造有限公司 发明人 刘宪周;克里丝
分类号 H01L29/51(2006.01)I;H01L21/28(2006.01)I 主分类号 H01L29/51(2006.01)I
代理机构 上海思微知识产权代理事务所(普通合伙) 31237 代理人 郑玮
主权项 一种可提高沟槽栅MOS器件性能的沟槽栅的制造方法,其中,所述可提高沟槽栅MOS器件性能的沟槽栅包括层叠在栅极沟槽中的栅介质层和多晶栅层,该栅介质层具有分别位于栅极沟槽侧壁和底端的侧壁部分和底端部分,该侧壁部分为氧化硅,其特征在于,该底端部分包括依次层叠的第一氧化硅层、化学机械抛光终止层和第二氧化硅层;该化学机械抛光终止层为氮化硅或氮氧化硅;该第一氧化硅层、化学机械抛光终止层和第二氧化硅层的厚度范围分别为100~200埃、200~1000埃和500~3000埃,所述可提高沟槽栅MOS器件性能的沟槽栅的制造方法包括以下步骤:a、提供一硅衬底;b、在硅衬底上进行刻蚀工艺形成栅极沟槽;其特征在于,该方法还包括以下步骤:c、进行化学气相沉积工艺沉积第一氧化硅层和化学机械抛光终止层;d、进行化学气相沉积工艺沉积媒介氧化硅层;e、进行化学机械抛光工艺去除栅极沟槽外的媒介氧化硅层;f、进行湿法刻蚀工艺去除栅极沟槽外的化学机械抛光终止层;g、进行湿法刻蚀工艺去除栅极沟槽内的媒介氧化硅层侧墙;h、进行湿法刻蚀工艺去除栅极沟槽内的化学机械抛光终止层侧墙;i、进行湿法刻蚀工艺去除未被化学机械抛光终止层覆盖的氧化硅;j、进行化学气相沉积工艺沉积第二氧化硅层和多晶硅层;k、进行化学机械抛光工艺去除栅极沟槽外的多晶硅层。
地址 201203 上海市张江高科技园区祖冲之路1399号