锁频环电路和半导体集成电路

摘要

一种锁频环电路包括：生成时钟的数字控制振荡器；以及生成频率控制代码以控制时钟的振荡频率的FLL控制器。FLL控制器包括：将数字控制振荡器所生成的时钟频率与倍乘后参考时钟频率进行比较的频率比较单元；以及基于频率比较单元的比较结果生成频率控制代码以使得数字控制振荡器生成的时钟频率与倍乘后参考时钟频率匹配的延迟代码控制单元。频率比较单元通过使用第一和第二阈值确定时钟频率。延迟代码控制单元根据频率比较单元的确定生成频率控制代码并且将频率控制代码输出至数字控制振荡器。

主权项

一种锁频环电路，包括：数字控制振荡器，其生成时钟；以及FLL控制器，其生成频率控制代码以控制所述时钟的振荡频率，其中所述FLL控制器包括：频率比较单元，其将由所述数字控制振荡器所生成的时钟的频率与经倍乘的参考时钟的频率进行比较；以及延迟代码控制单元，其基于所述频率比较单元的比较结果生成所述频率控制代码，使得由所述数字控制振荡器所生成的所述时钟的频率与所述经倍乘的参考时钟的频率匹配，所述频率比较单元通过使用第一阈值和第二阈值确定所述时钟的频率，以及所述延迟代码控制单元根据所述频率比较单元的确定结果生成所述频率控制代码，并且将所述频率控制代码输出至所述数字控制振荡器。