50%占空比时钟产生电路

摘要

本发明提供一种50%占空比时钟产生电路，涉及数模混合集成电路设计领域。该电路包括：低噪声放大缓冲电路及占空比调制电路，所述低噪声放大缓冲电路，用于对外部输入的差分时钟信号进行放大处理，生成单端时钟信号，并输出给所述占空比调制电路；所述占空比调制电路，用于对所述单端时钟信号的占空比进行调制，产生占空比为50%的时钟信号。该电路通过低噪声放大缓冲电路将差分时钟信号转换成单端时钟信号，并对所述单端时钟信号的占空比进行调制，产生占空比为50%的时钟信号，减小了模数转换电路中采样保持电路的设计难度和功耗，提高了模数转换量化器的信噪比（SNR）和无杂波动态范围（SFDR）。

主权项

一种50%占空比时钟产生电路，其特征在于，包括：低噪声放大缓冲电路及占空比调制电路，所述低噪声放大缓冲电路，用于对外部输入的差分时钟信号进行放大处理，生成单端时钟信号，并输出给所述占空比调制电路；所述占空比调制电路，用于对所述单端时钟信号的占空比进行调制，产生占空比为50%的时钟信号。