发明名称 |
一种高耐压超结终端结构的制备方法 |
摘要 |
本发明涉及半导体工艺制造技术领域,具体的说是涉及一种高耐压超结终端结构的制备方法。本发明的方法为通过两次刻蚀和一次外延填充工艺,在终端区形成比元胞区更深的第二导电类型半导体柱,且在终端区第二导电类型半导体柱顶端引入了第二导电类型场限环结构。本发明的有益效果为,提高了终端区的击穿电压,使雪崩击穿发生在元胞区,由于元胞区具有更强的电流处理能力,器件的可靠性得到提高。本发明尤其适用于高耐压超结终端结构的制备。 |
申请公布号 |
CN104103522A |
申请公布日期 |
2014.10.15 |
申请号 |
CN201410333424.X |
申请日期 |
2014.07.14 |
申请人 |
电子科技大学 |
发明人 |
任敏;王为;姚鑫;吴玉舟;许高潮;李泽宏;张金平;高巍;张波 |
分类号 |
H01L21/336(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
成都宏顺专利代理事务所(普通合伙) 51227 |
代理人 |
李玉兴 |
主权项 |
一种高耐压超结终端结构的制备方法,其特征在于,包括以下步骤:第一步:在第一导电类型高掺杂半导体衬底(1)上表面外延生成第一导电类型低掺杂半导体外延层(2);第二步:采用光刻和体硅刻蚀工艺,在终端区部分的第一导电类型低掺杂半导体外延层(2)上层生成多个浅槽;第三步:采用光刻和体硅刻蚀工艺,同时在元胞区和终端区进行刻蚀,分别在元胞区和终端区部分的第一导电类型低掺杂半导体外延层(2)上层生成多个深槽,终端区部分的深槽位于终端区部分的浅槽中并与浅槽一一对应,位于终端区部分的沟槽总深度大于位于元胞区部分的沟槽总深度;第四步:外延生长第二导电类型半导体填充元胞区和终端区中的槽型区域,分别在元胞区中和终端区中形成第二导电类型半导体柱区,终端区中第二导电类型半导体柱顶部的浅槽形成场限环(8)。 |
地址 |
611731 四川省成都市高新区(西区)西源大道2006号 |