发明名称 一种64路射极跟随输出驱动模块电路
摘要 一种64路射极跟随输出驱动模块电路,包括壳体,壳体内封装有16个冗余接口驱动电路和1个控制器,控制器包括冗余锁存电路、时钟分频电路和正脉冲产生电路,冗余锁存电路的一个输入端与信号接口相连,冗余锁存电路的一个输出端与正脉冲产生电路的输入端相连,冗余锁存电路的另一个输出端与时钟分频电路的输入端相连,时钟分频电路的输出端与正脉冲产生电路的输入端相连,正脉冲产生电路的输出端与每个冗余接口驱动电路的输入端相连,每个冗余接口驱动电路的输出端与输出指令接口相连。本实用新型通过将16个冗余接口驱动电路和1个控制器封装在一个壳体内,大幅度降低了高可靠小型化的64路冗余射极输出驱动模块的体积、质量,实现其小型化。
申请公布号 CN203882142U 申请公布日期 2014.10.15
申请号 CN201420256252.6 申请日期 2014.05.19
申请人 中国航天科技集团公司第九研究院第七七一研究所 发明人 张遂南
分类号 G05B19/042(2006.01)I 主分类号 G05B19/042(2006.01)I
代理机构 西安通大专利代理有限责任公司 61200 代理人 徐文权
主权项 一种64路射极跟随输出驱动模块电路,其特征在于,带有信号接口和输出指令信号接口的壳体,信号接口包括地址信号接口、数据信号接口、控制信号接口和时钟信号接口;壳体内封装有16个冗余接口驱动电路和1个控制器,控制器包括冗余锁存电路、时钟分频电路和正脉冲产生电路,冗余锁存器的输入端还与数据信号接口、地址信号接口、控制信号接口相连,冗余锁存电路的一个输出端与正脉冲产生电路的输入端相连,冗余锁存电路的另一个输出端与时钟分频电路的输入端相连,时钟分频电路的输入端还与时钟信号接口相连,时钟分频电路的输出端与正脉冲产生电路的输入端相连,正脉冲产生电路的输出端与每个冗余接口驱动电路的输入端相连,每个冗余接口驱动电路的输出端与输出指令信号接口相连。
地址 710068 陕西省西安市太白南路198号