发明名称 具有早期中断能力的模/数转换器
摘要 一种早期中断特征使得能够在待用于处理器PID计算中的模/数转换完成之前产生中断。即使模/数转换仍在进行中,PID应用程序软件也可使用早期中断时间来开始执行中断服务例程ISR。早期中断可通过使ADC转换的完成与同中断请求相关联的处理器额外负担重叠而改善PID控制环路的总处理能力及响应时间。可选择各自具有与ADC的管线级实质上相同的延迟时间的多个管线寄存器来提供可用于产生早期中断的延迟时间,其中ADC转换与同所述ADC转换相关的中断的处理之间的延时时间可借此被缩短。
申请公布号 CN104081668A 申请公布日期 2014.10.01
申请号 CN201280068089.4 申请日期 2012.11.30
申请人 密克罗奇普技术公司 发明人 布赖恩·克里斯
分类号 H03M1/06(2006.01)I;H03M1/12(2006.01)I;H03M1/16(2006.01)I;H03M1/44(2006.01)I 主分类号 H03M1/06(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 沈锦华
主权项 一种用于具有早期中断能力的模/数转换的设备,其包括:数字处理器及耦合到所述数字处理器的存储器;中断控制器,其耦合到所述数字处理器,其中所述中断控制器经调适以基于来自选定模拟信道的信息而处置所述数字处理器的中断;模/数转换器ADC,其具有用于将来自所述选定模拟信道的取样模拟信号转换成其数字表示的多个管线级;多个管线寄存器,其经布置以在去往所述管线寄存器的每一时钟脉冲处将来自所述选定模拟信道的所述信息从一个寄存器传送到下一个寄存器,其中通过所述多个管线寄存器中的每一者的传送时间与通过所述ADC的所述多个管线级中的每一者的延迟时间实质上相同;及电路,其用于选择所述多个管线寄存器中的一者,其中来自所述选定模拟信道的所述信息的转换就绪延迟时间等于所述多个管线寄存器中的所述选定者处的所述延迟时间,借此来自所述选定模拟信道的所述信息可在所述转换就绪延迟时间之后用于所述中断控制器。
地址 美国亚利桑那州