发明名称 | 处理设备 | ||
摘要 | 本发明涉及处理设备。当从另一处理设备输入无效请求时,高速缓冲控制器将无效请求具有的一组无效请求地址和输出无效请求的该另一处理设备的标识符寄存在无效历史表中。当处理单元试图读取没有存储在高速缓冲存储器中的第一地址处的数据时,如果第一地址寄存在无效历史表中,则高速缓冲控制器将包含第一地址的一致读取请求输出至输出了与第一地址对应的无效请求的另一处理设备的标识符所指示的另一处理设备,或者如果第一地址没有寄存在无效历史表中,则高速缓冲控制器将包含第一地址的一致读取请求输出至所有其他处理设备。 | ||
申请公布号 | CN104077236A | 申请公布日期 | 2014.10.01 |
申请号 | CN201410064639.6 | 申请日期 | 2014.02.25 |
申请人 | 富士通株式会社 | 发明人 | 福田高利;森健司郎;高田修司 |
分类号 | G06F12/08(2006.01)I | 主分类号 | G06F12/08(2006.01)I |
代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 康建峰;陈炜 |
主权项 | 一种处理设备,包括:高速缓冲存储器,所述高速缓冲存储器存储主存储器的部分数据的副本;中央处理单元,所述中央处理单元访问所述高速缓冲存储器中的数据;高速缓冲控制器,所述高速缓冲控制器控制所述高速缓冲存储器;以及无效历史表,其中:当从另一处理设备输入无效请求时,所述高速缓冲控制器将所述无效请求具有的一组无效请求地址和输出所述无效请求的所述另一处理设备的标识符寄存在所述无效历史表中;以及当所述中央处理单元试图读取没有存储在所述高速缓冲存储器中的第一地址处的数据时,如果所述第一地址寄存在所述无效历史表中,则所述高速缓冲控制器将包含所述第一地址的一致读取请求输出至输出了与所述第一地址对应的无效请求的另一处理设备的标识符所指示的所述另一处理设备,或者如果所述第一地址没有寄存在所述无效历史表中,则所述高速缓冲控制器将包含所述第一地址的一致读取请求输出至所有其他处理设备。 | ||
地址 | 日本神奈川县 |