发明名称 | 半导体装置的制造方法以及在该方法中使用的曝光掩模 | ||
摘要 | 本发明提供一种能够减小裂纹的产生概率且降低制造成本的半导体装置的制造方法以及在该方法中使用的曝光掩模。本发明通过在表面保护膜(3)的划线图案(200a)中,从最外周的划线(200b)的交叉部分(200c)朝向外周而形成突出部分(200d),从而减小在芯片形成部分(21)产生的裂纹的产生概率,实现制造成本的降低。 | ||
申请公布号 | CN104062855A | 申请公布日期 | 2014.09.24 |
申请号 | CN201410091573.X | 申请日期 | 2014.03.13 |
申请人 | 富士电机株式会社 | 发明人 | 西村武义 |
分类号 | G03F7/20(2006.01)I;H01L21/78(2006.01)I | 主分类号 | G03F7/20(2006.01)I |
代理机构 | 北京铭硕知识产权代理有限公司 11286 | 代理人 | 金玉兰;金光军 |
主权项 | 一种曝光掩模,其描绘有划线图案,其特征在于,所述划线图案具有突出部,所述突出部延伸至比位于该划线图案的最外周的两根划线交叉的部分更靠外周侧的位置。 | ||
地址 | 日本神奈川县川崎市 |