发明名称 |
立体堆叠集成电路系统芯片封装的制造方法与测试方法 |
摘要 |
本发明提供一种集成电路芯片立体堆叠系统集成封装的制造方法和测试方法,所述制造方法包括:第一裸芯片的表面边界处的第一互连引线焊盘表面裸露;第二裸芯片的表面边界处的第二互连引线焊盘表面裸露;将第二裸芯片表面上的第二介电质层与第一裸芯片表面上的第一介电质层键合;将键合有第二裸芯片的第一半导体晶圆进行电镀,使电镀体从第二裸芯的边界纵向填充所述空腔,形成使第一互连引线焊盘和第二互连引线焊盘上下对应互连的电镀电学互连体。本发明的集成电路芯片立体堆叠系统集成封装的制造方法与测试方法,实现系统集成封装、电学互连和系统测试的晶圆化,具有工艺简单、集成度高、成本低等优点。 |
申请公布号 |
CN104051337A |
申请公布日期 |
2014.09.17 |
申请号 |
CN201410168052.X |
申请日期 |
2014.04.24 |
申请人 |
上海丽恒光微电子科技有限公司 |
发明人 |
毛剑宏;韩凤芹;王志玮;畅文芬 |
分类号 |
H01L21/768(2006.01)I;H01L21/66(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
上海思微知识产权代理事务所(普通合伙) 31237 |
代理人 |
郑玮 |
主权项 |
一种集成电路芯片立体堆叠系统集成封装的制造方法,其特征在于,所述方法包括:步骤S101:提供形成有多个第一裸芯片的第一半导体晶圆,其中第一裸芯片的表面与第一半导体晶圆的上表面位于同一平面,第一裸芯片的表面边界处的第一互连引线焊盘表面裸露,所述第一裸芯片的表面其余部分被第一介电质层覆盖;步骤S102:提供多个第二裸芯片,每个第二裸芯片的表面边界处的第二互连引线焊盘表面裸露,所述第二裸芯片的表面其余部分被第二介电质层覆盖,且第二裸芯片的裸露区域和第一裸芯片的裸露区域面积不等;步骤S103:将第二裸芯片与第一裸芯片一一对应,并将第二裸芯片表面上的第二介电质层与第一裸芯片表面上的第一介电质层键合,同时第二裸芯表面裸露的第二互连引线焊盘和第一裸芯表面裸露的第一互连引线焊盘上下相对,从而形成空腔,所述第一互连引线焊盘和第二互连引线焊盘位于该空腔内;步骤S104:将键合有第二裸芯片的第一半导体晶圆进行电镀,使电镀体从第二裸芯的边界纵向填充所述空腔,形成使第一互连引线焊盘和第二互连引线焊盘上下对应互连的电镀电学互连体。 |
地址 |
201203 上海市浦东新区张江高科技园区龙东大道3000号5号楼501B室 |