发明名称 没有存储器瓶颈的推进存储器、双向推进存储器、复合推进存储器和计算机系统
摘要 一种推进存储器包括存储器单元阵列(U<sub>1</sub>、U<sub>2</sub>、U<sub>3</sub>、......、U<sub>n-1</sub>、U<sub>n</sub>),各个存储器单元具有比特级信元序列(M<sub>11</sub>、M<sub>21</sub>、M<sub>31</sub>、......、M<sub>m-1,1</sub>、M<sub>m1</sub>)以存储字节大小或字大小的信息。各个比特级信元包括:传送晶体管(Q<sub>111</sub>),其具有通过第一延迟元件(D<sub>111</sub>)连接到时钟信号供应线(CLOCK)的第一主电极以及通过第二延迟元件(D<sub>112</sub>)连接到设置在阵列的输入侧的第一邻近比特级信元的输出端子的控制电极;复位晶体管(Q<sub>112</sub>),其具有连接到时钟信号供应线的控制电极;以及电容器(C<sub>11</sub>),其与复位晶体管并联连接。
申请公布号 CN104040635A 申请公布日期 2014.09.10
申请号 CN201380005030.5 申请日期 2013.02.13
申请人 中村维男;迈克尔·J·弗林 发明人 中村维男;迈克尔·J·弗林
分类号 G11C19/28(2006.01)I;G11C19/00(2006.01)I 主分类号 G11C19/28(2006.01)I
代理机构 北京三友知识产权代理有限公司 11127 代理人 吕俊刚;刘久亮
主权项 一种包括存储器单元阵列的推进存储器,各个存储器单元具有比特级信元的序列以存储字节大小或字大小的信息,各个所述比特级信元包括:传送晶体管,其具有通过第一延迟元件连接到时钟信号供应线的第一主电极以及通过第二延迟元件连接到设置在所述存储器单元阵列的输入侧的第一邻近比特级信元的输出端子的控制电极;复位晶体管,其具有连接到所述传送晶体管的第二主电极的第一主电极、连接到所述时钟信号供应线的控制电极以及连接到地电势的第二主电极;以及电容器,其被配置为存储所述比特级信元的信息,并且与所述复位晶体管并联连接,其中,连接所述传送晶体管的第二主电极与所述复位晶体管的第一主电极的输出节点用作所述比特级信元的输出端子,并且所述比特级信元的所述输出端子将存储在所述电容器中的信号输送至设置在所述存储器单元阵列的输出侧的第二邻近比特级信元。
地址 日本宫城县