发明名称 |
用于工艺优化的相位调谐的技术 |
摘要 |
本发明提供了用于确定将光刻掩模的定相区制造得多么厚或多么深的技术。一个示例性实施例提供了一种方法,其包括:提供包括第一测试集的第一掩模布局设计,并提供包括第二测试集的第二掩模布局设计,其中第二测试集大于第一测试集;针对一系列相位深度/厚度模拟在第一测试集中的感兴趣结构的关键尺寸离焦,并基于模拟的结果来选择初始优选掩模相位深度/厚度;以及产生在初始优选相位深度/厚度下的快速厚掩模模型(FTM),并使用FTM校正第二掩模布局设计的第二测试集,从而提供优化掩模布局设计。可实施具有优化掩模布局设计的掩模来给出最佳图案化。 |
申请公布号 |
CN104025255A |
申请公布日期 |
2014.09.03 |
申请号 |
CN201180076081.8 |
申请日期 |
2011.12.30 |
申请人 |
英特尔公司 |
发明人 |
P·A·尼许斯;S·O·奥加都;S·希瓦库马;S·郑 |
分类号 |
H01L21/027(2006.01)I;G03F1/36(2006.01)I |
主分类号 |
H01L21/027(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
张伟;王英 |
主权项 |
一种用于对光刻掩模进行相位调谐的方法,包括:提供包括第一测试集的第一掩模布局设计;提供包括第二测试集的第二掩模布局设计,其中所述第二测试集大于所述第一测试集;针对一系列相位深度/厚度来模拟在所述第一测试集中的感兴趣结构的关键尺寸离焦;基于所述模拟的结果来选择初始优选的掩模相位深度/厚度;产生在所述初始优选的相位深度/厚度处的快速厚掩模模型(FTM);以及使用所述FTM校正所述第二掩模布局设计的所述第二测试集,从而提供优化的掩模布局设计。 |
地址 |
美国加利福尼亚 |