发明名称 |
一种事件顺序记录测试信号产生系统及其产生方法 |
摘要 |
一种事件顺序记录测试信号产生系统及其产生方法,该系统包含CPU、双端口RAM、数字集成电路CPLD以及高精度晶体振荡器,数字集成电路CPLD包括地址产生器、指令数据缓冲区和解码器,其一端连接能访问双端口RAM的地址数据总线,而另一端连接到接口电路,其中该地址产生器和指令数据缓冲区读取双端口RAM中的指令,通过解码器连接到接口电路,CPU通过地址数据总线访问双端口RAM。通过CPU运行ROM软件,把需要输出的变为序列编码成指令数据,而把该数据通过数据集成电路进行解码并发送到计数器和变位器,完成I/O输出,且过程中不需要最小的时间间隔,能满足对SOE进行测试的要求,且其精度也能满足智能变电站报文记录装置的性能要求。 |
申请公布号 |
CN104021059A |
申请公布日期 |
2014.09.03 |
申请号 |
CN201410171680.3 |
申请日期 |
2014.04.26 |
申请人 |
广西电网公司电力科学研究院;深圳斯凯达控制技术有限公司 |
发明人 |
高立克;胥鸣;王继业;张奇;陈德波;梁朔;周杨珺;吴剑豪;祝文姬;吴智丁 |
分类号 |
G06F11/263(2006.01)I |
主分类号 |
G06F11/263(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种事件顺序记录测试信号产生系统,该系统包含CPU、双端口RAM、数字集成电路CPLD以及高精度晶体振荡器,该CPU通过地址数据总线访问双端口RAM,数字集成电路CPLD包括地址产生器、指令数据缓冲区和解码器,其一端连接能访问双端口RAM的地址数据总线,而另一端连接到接口电路,其中该地址产生器产生顺序读取的地址信号,指令数据缓冲区保持指令数据,并输入解码器,并最终通过解码器连接到接口电路。 |
地址 |
广东省深圳市高新区创新东路1号西能投资大厦0202房 |