一种SerDes技术中的错位检测与纠错电路

摘要

本发明属于SerDes串行通信技术领域，具体为一种SerDes技术中的错位检测与纠错电路。本发明由发送端数字电路和接收端数字电路两大部分组成。在发送端，由发送端控制器启动校验码发生电路依次产生N位全“1”的同步信号和仅最高位为“0”的校验信号，上述信号被二选一MUX选通输出到模拟Serializer模块，再经过差分传输通道和Deserializer后送给接收端数字电路；在接收端，错位检测电路在检测判别接收数据有没有错位；纠错电路模块根据接收的校验码中“0”实际出现的位号将正确的数据位序恢复纠正并最终输出。本发明采用数字电路实现，具有可编程性以及逻辑简单、灵活性好等优点，与现行通用的基于硬件描述语言的数字集成电路设计流程兼容。

主权项

一种SerDes技术中的错位检测与纠错电路，其特征在于由发送端数字电路和接收端数字电路两大部分组成；发送端数字电路包括：发送端控制器、校验码发生电路、二选一数据选择器，由发送端控制器启动校验码发生电路依次产生N位全“1”的同步信号和仅最高位为“0”的校验信号，上述信号被二选一数据选择器选通输出到模拟Serializer即串行器，再经过差分传输通道和Deserializer即解串器后送给接收端数字电路；接收端数字电路包括错位检测电路、纠错电路，错位检测电路在检测到全“1”同步信号后再去检测下一个数据包，若仍为全“1”信号，则接收数据没有错位；否则，说明接收数据有错位；纠错电路根据接收的校验码中“0”实际出现的位号将正确的数据位序恢复纠正出来并最终输出。