发明名称 |
一种半导体结构及其制造方法 |
摘要 |
一种半导体结构,包括,第一层间结构,所述第一层间结构包括第一介质层和第一接触塞,所述第一介质层与所述栅极堆叠平齐或覆盖所述栅极堆叠,所述第一接触塞贯穿所述第一介质层且电连接于至少部分所述源/漏区;第二层间结构,所述第二层间结构包括盖层和第二接触塞,所述盖层覆盖所述第一层间结构,所述第二接触塞贯穿所述盖层并经第一衬层电连接于所述第一接触塞和所述栅极堆叠;第三层间结构,所述第三层间结构包括第二介质层和第三接触塞,所述第二介质层覆盖所述第二层间结构,所述第三接触塞贯穿所述第二介质层中并经第二衬层电连接于所述第二接触塞。还提供了一种半导体结构的制造方法,利于节约面积以提高半导体结构的集成度。 |
申请公布号 |
CN102468226B |
申请公布日期 |
2014.08.20 |
申请号 |
CN201010551454.X |
申请日期 |
2010.11.18 |
申请人 |
中国科学院微电子研究所 |
发明人 |
尹海洲;骆志炯;朱慧珑 |
分类号 |
H01L21/768(2006.01)I;H01L21/8234(2006.01)I;H01L23/522(2006.01)I;H01L23/528(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
北京汉昊知识产权代理事务所(普通合伙) 11370 |
代理人 |
朱海波 |
主权项 |
一种半导体结构的制造方法,其特征在于,所述方法包括:a)在衬底上形成栅极堆叠和源/漏区,所述源/漏区位于所述栅极堆叠两侧且嵌于所述衬底中;b)形成第一层间结构,所述第一层间结构包括第一介质层和第一接触塞,所述第一介质层与所述栅极堆叠平齐或覆盖所述栅极堆叠,所述第一接触塞贯穿所述第一介质层且电连接于至少部分所述源/漏区;c)形成第二层间结构,所述第二层间结构包括盖层和第二接触塞,所述盖层覆盖所述第一层间结构,所述第二接触塞贯穿所述盖层且电连接于所述第一接触塞和所述栅极堆叠;d)形成第三层间结构,所述第三层间结构包括第二介质层和第三接触塞,所述第二介质层覆盖所述第二层间结构,所述第三接触塞贯穿所述第二介质层且电连接于所述第二接触塞;使所述第二接触塞的截面面积小于所述第一接触塞和所述第三接触塞的截面面积。 |
地址 |
100029 北京市朝阳区北土城西路3号 |