多核电路中之容错;FAULT TOLERANCE IN A MULTI-CORE CIRCUIT

摘要

实例揭示一多核电路，具有一主要核心联结快取记忆体之一主要部分以及一次级核心联结快取记忆体之一次级部分。快取记忆体之次级部分系快取记忆体之主要部分的备份。此外，多核电路之实例提供一控制电路，其因应在主要核心处侦测到之错误而致能次级核心之运作，其中快取记忆体之次级部分被次级核心致能以恢复主要核心之运作。