低成本电子抹除式可复写唯读记忆体阵列

摘要

本发明系揭露一种低成本电子抹除式可复写唯读记忆体(EEPROM)阵列，包含复数条平行之位元线、字线与共源线，此些位元线区分为复数组位元线，其包含一第一组位元线，字线包含一第一、第二字线，共源线包含一第一共源线。另有复数子记忆体阵列，每一子记忆体阵列连接一组位元线、二字线与一共源线，并包含一第一、第二记忆晶胞，第一记忆晶胞连接第一组位元线、第一共源线与第一字线，第二记忆晶胞连接第一组位元线、第一共源线与第二字线，第一、第二记忆晶胞互相对称配置，并分别位于第一共源线之相异两侧。本发明不但具低成本，又具有位元组写入、抹除的功能。

主权项

一种低成本电子抹除式可复写唯读记忆体(EEPROM)阵列，包含：复数条平行之位元线，其系区分为复数组位元线，该些组位元线包含一第一组位元线；复数条平行之字线，其系与该些位元线互相垂直，并包含一第一、第二字线；复数条平行之共源线，系与该些字线互相平行，并包含一第一共源线；以及复数子记忆体阵列，每一该子记忆体阵列连接一组该位元线、二该字线与一该共源线，每一该子记忆体阵列包含：一第一记忆晶胞，其系连接该第一组位元线、该第一共源线与该第一字线；以及一第二记忆晶胞，其系连接该第一组位元线、该第一共源线与该第二字线，该第一、第二记忆晶胞互相对称配置，并分别位于该第一共源线之相异两侧，该第一组位元线包含一该位元线，其系连接该第一、第二记忆晶胞，该第一、第二记忆晶胞皆具位于P型基板或P型井区中之N型场效电晶体时，该第一、第二记忆晶胞皆作为一操作记忆晶胞，在选取该些操作记忆晶胞其中之一作为选取记忆晶胞，以进行操作时，与该选取记忆晶胞连接同一该位元线，且未与该选取记忆晶胞连接同一该共源线之该些操作记忆晶胞，作为复数同位元记忆晶胞，与该选取记忆晶胞连接同一该位元线、同一该共源线之该操作记忆晶胞，作为一同源记忆晶胞，与该选取记忆晶胞连接同一该字线之该些操作记忆晶胞，作为复数同字记忆晶胞，其余该些操作记忆晶胞则作为复数未选取记忆晶胞，对该选取记忆晶胞进行操作之方法包含：于该选取记忆晶胞连接之该P型基板或该P型井区施加基底电压Vsubp，并于该选取记忆晶胞连接之该位元线、该字线、该共源线分别施加第一位元电压Vb1、第一字电压Vw1、第一共源电压VS1，于每一该同位元记忆晶胞连接之该字线、该共源线分别施加第二字电压Vw2、第二共源电压VS2，于每一该同字记忆晶胞连接之该位元线、该共源线分别施加第二位元电压Vb2、该第一共源电压VS1，于该同源记忆晶胞连接之该字线施加该第二字电压Vw2，于每一该未选取记忆晶胞连接之该位元线、该字线、该共源线分别施加该第二位元电压Vb2、该第二字电压Vw2、该第二共源电压VS2，并满足下列条件：写入时，满足Vsubp为接地，Vb2为浮接；Vb1>VS1；Vw1>VS1；Vb1>VS1>0；Vb1>Vw2>0；以及Vb1>VS2>0；以及抹除时，满足Vsubp为接地，VS1为接地，Vb2为浮接；Vb1>Vw2>Vw1≧0；以及Vb1>VS2>Vw1≧0。