| 摘要 |
Процессор команд машины логического вывода, содержащий дешифратор, устройство управления распаковкой, очередь FIFO, устройство управления обменом с шиной, отличающийся тем, что в устройство введены регистр сообщений, первый вход которого подключен к выходу очереди сообщений, второй вход подключен к выходу устройства управления распаковкой, а выход подключен к входу дешифратора, выход которого соединен с устройством управления распаковкой команды, и входу памяти фреймов, память фреймов, первый вход которой подключен к выходу регистра сообщений, второй вход подключен к выходу блока управления процессора команд, третий вход подключен к выходу регистра-указателя свободной ячейки памяти фреймов, а первый выход подключен к входу блока управления процессора команд, второй выход подключен к входу очереди FIFO, первый выход которой через однонаправленные линии связи соединен с шиной команд, а второй выход подключен к устройству управления обменом с шиной, выход которого по однонаправленной линии связи соединен с очередью FIFO регистр-указатель свободной ячейки памяти фреймов, вход которого подключен к выходу блока управления процессора команд, а выход подключен к входу памяти фреймов, блок управления процессора команд, первый вход которого подключен к выходу устройства управления распаковкой, второй вход подключен к выходу устройства управления обменом с шиной, третий вход которого подключен к выходу памяти фреймов, а первый выход подключен к входу устройства управления распаковкой, второй выход подключен к входу устройства управления обменом с шиной, третий выход подключен к входу регистра-указателя свободной |
