超宽带多模式自动识别双链路射频接收机前端芯片

摘要

本发明属于无线通信电子技术领域，具体为超宽带多模式自动识别双链路射频接收机前端芯片。该接收机前端芯片分为“工作主链路”与“侦听和识别链路”；芯片可以自动搜索和识别有效信号的工作频段并锁定频段，然后由主链路控制器配置工作主链路的可重配置的模块，组成射频接收机前端并使之在锁定频段内接收信号，并且通过数字基带密钥验证接收信号的正确性，加强了通信的保密性、抗干扰性。本发明可以设计成IP核与数字基带处理进行单片集成，也可以片外级联。该芯片应用于对安全性或抗干扰要求较高的实时通信领域，也可以应用于普通的多模式通信领域。

主权项

超宽带多模式自动识别双链路射频接收机前端芯片，其特征在于： 所述接收机前端芯片输入端通过片外宽带带通滤波器连接到天线，天线将接收到的射频信号输入宽带带通滤波器，信号经滤波后再进入接收机前端芯片； 所述接收机前端芯片采用双链路结构，分为“工作主链路”与“侦听和识别链路”；天线接收到的射频信号经滤波器输入接收机前端芯片后，同时进入到工作主链路与侦听和识别链路；侦听和识别链路为辅助电路，该链路对同时输入的多个频段的多种信号进行检测，并做出频段选择和判定，然后配置主链路控制模块来控制工作主链路的工作频段；在侦听和识别链路做出判定并且配置好主链路控制模块后，工作主链路开始工作，将对锁定频段内的信号进行信号处理，最后由数模转换器转为数字信号，输入数字基带处理；数字基带对信号进行密钥验证，反馈验证结果给侦听和识别链路处理； 所述侦听和识别链路包括：宽带低噪声放大器、信号侦听器、频带锁定器、信号识别器、主连路控制器，其架构关系如下： A、宽带低噪声放大器，同时对多个频段上多种信号进行放大；该宽带低噪声放大器输入端连接到芯片输入端，对片外滤波器输入到芯片的射频信号进行放大，放大后的信号输出到下一级的信号侦听器输入端； B、信号侦听器，对经过宽带低噪声放大器放大后的信号进行频段搜索；采用加密的频段跳跃算法搜索多个频段，并对频段上的信号侦听；当在某约定的频段上，通过检测信号能量的大小，来判定是否为有效信号，定位出有效信号的频段位置，将频段位置信息和射频信号输出到下一级的频带锁定器的输入端；该信号侦听器输入端连接到前一级低噪声放大器的输出端，该信号侦听器的输出端连接到下一级频带锁定器的输入端；信号识别器的反馈输出端和“基带密钥验证结果”分别连接到该信号侦听器控制端；信号识别器的反馈输出端和“基带密钥验证结果”输出中，若反馈“频段已经锁定”，即：信号识别输出端反馈有效信号和“基带密钥验证结果”反馈密钥正确，则侦听完成；若反馈频段未锁定，即信号识别输出反馈干扰信号或“基带密钥验证结果”反馈不正确，则侦听器继续侦听； C、频带锁定器，根据频段位置信息将指定频段外的信号滤除，实现某频段上信号的锁定，将滤波后的射频信号和频段位置信息输出到下一级；该频带锁定器的输入端连接到前一级侦听器的输出端，该频带锁定器的输出端连接到下一级信号识别器的输入端； D、信号识别器，其输入端连接到上一级频带锁定器的输出端，对经过前一级频带锁定器滤波后的信号进行包络检测，初步判断是干扰或是有效信号：若判定是有效信号，则 信号识别器将判定为有效信号的频段信息，通过信号识别器的输出端输入到下一级主链路控制器，该输出端连接到下一级的主链路控制器输入端；若判定是干扰信号，则反馈结果通过信号识别器的反馈输出端发给信号侦听器，该反馈输出端连接到前级信号侦听器的控制输入端； E、主链路控制器，根据基带输入端的信息或前一级信号识别器判定结果，配置控制信号；然后输出控制信号，对工作主链路的各个模块工作参数进行配置；该主链路控制器的输入端连接到前一级的信号识别器的输出端和芯片“数字基带控制信号”输入端，该主链路的输出端连接到相对应的各个工作主链路模块的控制输入端；所述工作主链路包括：低噪声放大器、混频器、频率综合器、90°移相器、I/Q两路的两个混频器、I/Q两路相位/增益校准器、复数滤波器、增益可控放大器、模数转换器，其架构关系如下： A、低噪声放大器，其中心频率可调；该低噪声放大器根据侦听和识别链路中的主链路控制器输入的控制信号，配置低噪声放大器的工作频段；该低噪声放大器的控制端连接到相应的主链路控制器的输出端，对经过片外滤波器滤波的射频输入信号进行低噪声的放大；该低噪声放大器的输入端连接到芯片的输入端，输出端分两路连接到下一级两个混频器的输入端； B、频率综合器，根据控制端输入信号来配置产生混频器所需的时钟；该频率综合器的控制输入端连接到相应的主链路控制器输出端；频率综合器的输出时钟，一路信号直接输入混频器I的本振输入端，另一路输入到90°移相器；另外，频率综合器有一路时钟输出到后级的数模转换器的工作时钟输入端； C、90°移相器，对输入时钟移相90°，由频率综合器输入移相钟，输出端连接到混频器Q的本振输入端； D、I/Q两路的两个混频器：混频器I和混频器Q，混频器I和混频器Q的本振输入端连接到频率综合器和90°移相器的输出端；混频器I和混频器Q的射频输入端连接前一级低噪声放大器的输出端；混频器I和混频器Q的输出端连接到下一级I/Q两路相位/增益校准器的输入端； E、I/Q两路相位/增益校准器，其内部分I/Q两路工作，分别对经过前一级混频器I和混频器Q进行混频后I、Q两路信号进行相位和增益的校准，将校准后的结果输出到下一级的复数滤波器的输入端；该校准器I、Q两路的输入端分别连接到相应的前一级混频器的输出端，输出端分别连接到相应的下一级复数滤波器输入端； F、复数滤波器，由两个并行的带通滤波器组成，这两个带通滤波器的工作频段相同， 并且工作频段中心频率根据需要进行配置；该复数滤波器的滤波频段选择控制端；由主链路控制器相对应的输出信号进行控制；该复数滤波器对前级经过校准后的I Q两路信号进行滤波，该复数滤波器的I Q两路的输入端分别连接到相应的前一级相位/增益校准器的输出端，I Q输出端连接到下一级相应的增益可控放大器的输入端； G、两个增益可控放大器I和Q，其增益大小可以控制，增益控制信号由相应的主链路控制器输出端口提供；该两个增益可控放大器的输入端分别连接到前一级复数滤波器的相应的I路输出和Q路输出，该两个增益可控放大器I和Q的输出端分别连接到下一级的两个模数转换器I和Q的输入端； H、两个模数转换器I和Q，其采样时钟由频率综合器提供；模数转换器I和Q分别对前一级增益放大器输出的I和Q两路信号进行数模转换，将量化后的数字信号输出，以供后面数字基带模块进行处理，两个模数转换器I和Q的输入端连到前一级增益放大器I和Q的输出端，两个模数转换器输出端连接到芯片的输出端。