用于并行信号的对齐的技术

摘要

串行通道中的每个接收器电路均生成与主时钟信号对齐的同步时钟信号以允许无损坏地将数据同步传送到主时钟域上。每个接收器电路中的串并转换器电路响应于同步时钟信号中的一个同步时钟信号将串行数据信号转换为并行数据信号。相位检测电路基于同步时钟信号和主时钟信号之间的相位偏移生成相移的指示。时钟信号生成电路基于相移的指示提供对同步时钟信号的相位的调节。串并转换器电路基于对同步时钟信号的相位的调节来调节由并行数据信号所指示的比特的位置。

主权项

一种电路，包括：串并转换器电路，响应于第一周期性信号将串行数据信号转换成第一并行数据信号；相位检测电路系统，基于所述第一周期性信号与第二周期性信号之间的相位偏移生成相移的指示；以及时钟信号生成电路，基于所述相移的所述指示提供对所述第一周期性信号的相位的调节，所述串并转换器电路基于对所述第一周期性信号的所述相位的所述调节来调节由所述第一并行数据信号所指示的比特的位置。